半导体集成电路原理与设计—第十章.pptx

存储器结构存储器结构N组组M位存储器结构位存储器结构组成：组成：存储体（单元阵列）存储体（单元阵列）地址译码器地址译码器读写电路读写电路时钟控制电路时钟控制电路掩模编程掩模编程ROM实现方法：实现方法：接触孔掩模编程接触孔掩模编程有无栅极有无栅极永远导通和永远截止（采用离子注入）永远导通和永远截止（采用离子注入）96字符发生器字符发生器用用59点阵显示文字点阵显示文字每个字符每个字符45个空间，个空间，96个字符需要个字符需要4320个空间个空间存储矩阵电路图存储矩阵电路图存存1的单元的单元是亮点，是是亮点，是薄栅薄栅MOS管，管，位线加高电位线加高电平时，输出平时，输出低电平。低电平。存存0的单元的单元是暗点，是是暗点，是厚栅厚栅MOS管，管，位线加高电位线加高电平时，输出平时，输出高电平。高电平。可以同时读出可以同时读出45位字型码位字型码ROM矩阵复合版图矩阵复合版图字线为铝字线为铝线，即存线，即存储单元的储单元的栅栅源源漏漏 如果存储矩阵采用如果存储矩阵采用9645形式，即形式，即96根字线，根字线，45根位线的形式，则根位线的形式，则存储矩阵就成为狭长形式，这样位线长度就要增加，而使输出的高电存储矩阵就成为狭长形式，这样位线长度就要增加，而使输出的高电平变低。为了解决这个问题，电路采用平变低。为了解决这个问题，电路采用4890形式，即每根字线上存储形式，即每根字线上存储2个字符信息，个字符信息，90位输出代表了两个字符信号，这两个字符的分选通过位输出代表了两个字符信号，这两个字符的分选通过列译码、列分离达到。列译码、列分离达到。字地址译码器字地址译码器实际电路实际电路等效电路等效电路采用的采用的MOS管不同，使管不同，使输出为高电输出为高电平或低电平平或低电平不同的连接不同的连接实现字选择实现字选择负载管负载管每次输出每次输出1列（共列（共9列）的列选择电路，共需列）的列选择电路，共需10条列选择线条列选择线现场可编程现场可编程ROM只允许一次编程只允许一次编程熔丝型熔丝型328位位PROM结构示意图结构示意图结破坏型结破坏型PROM存储单元存储单元可擦除可编程可擦除可编程ROM（EPROM）采用采用MOS电路，分浮栅型（电路，分浮栅型（FAMOS）和叠栅型（）和叠栅型（SIMOS）P沟道沟道FAMOS浮栅下是浮栅下是8001000的热生长氧的热生长氧化层，浮栅上没有化层，浮栅上没有负电荷时，负电荷时，MOS管截止，表示存储管截止，表示存储信息信息0编程时，在漏端加足编程时，在漏端加足够高的负电位，在漏够高的负电位，在漏区区PN结沟道一侧表面结沟道一侧表面的耗尽层中发生雪崩的耗尽层中发生雪崩位增，由此产生的高位增，由此产生的高能电子越过硅一二氧能电子越过硅一二氧化硅界面势垒，并在化硅界面势垒，并在二氧化硅中电场作用二氧化硅中电场作用下进入到多晶硅中下进入到多晶硅中，存储在浮栅上，电荷存储在浮栅上，电荷足够多时此足够多时此MOS管导管导通，写入信息通，写入信息1。N沟道沟道SIMOS选择栅选择栅浮栅浮栅NMOS结构：浮栅没有注入电结构：浮栅没有注入电子时，开启电压较低，称为子时，开启电压较低，称为1状态，浮栅注入电子后，开启状态，浮栅注入电子后，开启电压变高，称电压变高，称0态。态。浮栅注入电子靠浮栅注入电子靠“热电子热电子”沟道注入完成。当源漏间加沟道注入完成。当源漏间加足够高的电压时，只要沟道足够高的电压时，只要沟道长度足够短，可以使长度足够短，可以使“热电热电子子”能量超过能量超过SiO2-Si界面势界面势垒，借助于控制栅上的附加垒，借助于控制栅上的附加正电压，可以把电子拉到浮正电压，可以把电子拉到浮栅上去。栅上去。SIMOS矩阵矩阵 电可擦除可编程电可擦除可编程ROM（EEPROM）它的出现是依赖于工艺水平的提高，能够制作出高质量的氧化层它的出现是依赖于工艺水平的提高，能够制作出高质量的氧化层（10-20nm）随机动态存储器随机动态存储器RAM静态静态RAM核心部分是核心部分是一个双稳态触发器一个双稳态触发器（前面已经讲过）（前面已经讲过）SRAM单元有多种形单元有多种形式：六管、五管、四式：六管、五管、四管单元。管单元。静态静态RAM单元器件多，单元器件多，占用面积大，但外围占用面积大，但外围电路简单，工作速度电路简单，工作速度快快 高阻多晶硅负载单元高阻多晶硅负载单元用高电阻率的多晶硅电阻作用高电阻率的多晶硅电阻作为负载单元，代替原来的耗为负载单元，代替原来的耗尽型尽型NMOS管，可以用很小管，可以用很小的面积得到很大的电阻值。的面积得到很大的电阻值。一般用几百一般用几百M以上电阻，但以上电阻，但R不能太大，否则电路不稳定。不能太大，否则电路不稳定。动态存储单元动态存储单元电容用来存储信息电容用来存储信息