数字钟课程设计(完整原理图).doc

课 程 设 计 报告

题目 数字钟-数电课程设计

2011-2012 第一学期

班 级
姓 名
学 号
指导教师
单 位
年 月 日

前言
20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。
时间对人们来说总是那么宝贵，工作的忙碌性和繁杂性容易使人忘记当前的时间。忘记了要做的事情，当事情不是很重要的时候，这种遗忘无伤大雅。但是，一旦重要事情，一时的耽误可能酿成大祸。例如，许多火灾都是由于人们一时忘记了关闭煤气或是忘记充电时间。尤其在医院，每次护士都会给病人作皮试，测试病人是否对药物过敏。注射后，一般等待5分钟，一旦超时，所作的皮试试验就会无效。手表当然是一个好的选择，但是，随着接受皮试的人数增加，到底是哪个人的皮试到时间却难以判断。所以，要制作一个定时系统。随时提醒这些容易忘记时间的人。
钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。

目录
一、 设计目的 - 3 -
二、 设计要求 - 3 -
2.1设计指标 - 3 -
2.2设计要求 - 3 -
2.3制作要求 - 3 -
2.4编写设计报告 - 3 -
三、 各单元电路设计 - 4 -
3.1工作原理 - 4 -
3.2原理框图 - 4 -
3.3振荡器 - 5 -
3.3.1由石英晶体振荡器构成的1HZ秒脉冲信号 - 5 -
3.4 时间计数器电路 - 6 -
3.4.1秒计数器的设计 - 6 -
3.4.2分计数器的设计 - 7 -
3.4.3时计数器电路 - 8 -
3.5译码驱动及显示单元的设计 - 9 -
3.6校时电路 - 9 -
3.7 整点报时电路 - 10 -
3.7.1 论证 - 10 -
3.7.2 实现 - 10 -
四、 总电路设计 - 12 -
五、 元件清单 - 12 -
六、 课程设计体会 - 13 -
七、 参考文献 - 14 -

一、 设计目的
1、 熟悉集成电路的引脚安排；
2、 掌握各芯片的逻辑功能及使用方法；
3、 了解数字钟的组成及工作原理；
4、 熟悉数字钟的设计与制作；
5、 熟悉Protel99 SE软件的操作；
二、 设计要求
2.1设计指标
时间以24小时为一个周期；能显示时，分，秒；
有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；
计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；
为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
2.2设计要求
画出电路原理图(或仿真电路图)；
元器件及参数选择；
2.3制作要求
自行装配和调试，并能发现问题和解决问题；
2.4编写设计报告
写出设计与制作的全过程，附上有关资料和图纸，有心得体会。

三、 各单元电路设计
3.1工作原理
数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发送一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态由七段显示译码器译码，通过六位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一个脉冲信号，然后触发音频发生器实现报时校时电路时用来对“时”、“分”显示数字进行校对调整的。
数字电子钟由振荡器、分频器 计数器、译码显示、报时等电路组成。其中振荡器和分频器组成标准秒信号发生器，由不同进制的计数器、译码器和显示器组 成计时系统。秒信号送入计数器进行计数，把累加的结果 以‘时，、‘分，、‘秒’的数字显示出来。‘时’显示由24进制 计数器、译码器、显示器构成，‘分’、‘秒’显示分别由60进 制计数器、译码器、显示器构成。可进行整点报时，计时出 现误差时，可以用校时电路校时、校分。
3.2原理框图

时显示器
分显示器
秒显示器
秒译码器
分译码器
时译码器

时计时器
分计时器
秒计时器
校时电路
校分电路
分频器
振荡器
报时器
1-1原理框图
3.3振荡器
振荡器产生的时基信号通常频率都很高，要使它成为能用过来计时的“秒”信号，需由分频器来完成。分频器的级数和每级的分频次数要根据时基频率来决定。例如，目前石英电子钟多采用32768HZ的时标信号，将此信号经过15级即可得到周期为1S的“秒”信号。也可选用其他频率的时基信号，确定好分频次数后再选选择合适的集成电路。
3.3.1由石英晶体振荡器构成的1HZ秒脉冲信号
石英晶体振荡器产生的32768Hz时标信号进行15分频。选用14为二进制计数器\分频器CMOS集成电路cc4060，由它可以得到14分频的信号。再将TTL集成电路74LS74双D触发器钟的一个触发器结成计数器型，完成第15级分频，即可得到周期为1s的冲信号。
振荡器与分频器连接电路和cc4060引脚排列下图：

图3-1cc4060引脚排列 图3-2 cc4060组成的振荡器与分频器连接电路

3.4 时间计数器电路
时间计数器电路由秒个位和秒十位计数器，分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器，分个位和分十位计数器均为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。这些计数器电路都可以由中规模集成计数器74LS90来实现
3.4.1秒计数器的设计
秒信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了时信号发生器和分信号发生器的精度。“秒”计数器为60进制计数器。实现此100模数的计数器是由两片中规模集成计数器74LS90构成的。首先分别将两片74LS90设置成10进制加法计数器。即将两片的74LS90的置数端R0和R9都接地，将INA端接到QA端，以QD为进位输出端，则构成了10进制加法计数器。再将其中一片74LS90计数器的进位输出端QD接到另一片74LS90的进位输入端INA端。如此，两片计数器最大的即可实现100进制的计数器。接下来，利用74LS90的反馈置数的方法实现60进制。74LS90属于异步置数，所以计数器输出“2QD2QC2QB2QA、1QD1QC1QB1QA=0110、0000”时，通过置数脉冲使计数器清零，也就是此时QB，QC发出置数脉冲送至清零端R0，则R0使计数器清零。“秒”计数器电路图如图所示。

图3-3 秒计数器电路
3.4.2分计数器的设计
“分”计数器也是60进制计数器。同“秒”计数器一样是由两片中规模集成计数器74LS90构成。将两片74LS90按同秒计数器的方法先接成10进制加法计数器，再按“秒”计数器电路的方法连接就可实现100进制的计数器。再用同“秒”计数器的方法实现60进制。其电路图同“秒”计数器电路图。如下图所示。

图3-4 分计数器电路
3.4.3时计数器电路
时计数器是24进制计数器。实现此模数的计数器也是由两片中规模集成计数器74LS90构成。同“分”、“秒”计数器一样，先将两片计数器74LS90连接成24进制的加法计数器，再把两片计数器74LS90用“秒”计数器的方法接成可实现100进制的计数器。当计数器状态为“2QD2QC2QB2QA、1QD1QC1QB1QA=0010、0100”时，要求计数器归零。通过2QB、1QC送出的置数脉冲使两片计数器74LS90同时清零，这样就构成了24进制计数器。“时”计数器电路图如图所示。

图3-5 时计数器电路
3.5译码驱动及显示单元的设计
计数器实现了对时间的累计以8421BCD码形式输出，为了将计数器输出的8421BCD码显示出来，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般这种译码器通常称为7段译码显示驱动器，4511驱动显示电路连接图如下图所示。

图3-6 译码显示电路
3.6校时电路
校时电路是数字电路不可缺少的部分，每当数字钟与时间不符时我们都要进行校时。S1、S2分别是时校时和分校时开关，不校时时S1、S2是闭合的。当校正时位时需要把S1开关打开，然后用手拨动S3开关，来回拨动一次就能使时位增加1，可以根据需要来拨动开关次数，校正完毕后把S1开关闭上。校正分时和校正时的方法一样。其电路图如下：

图3-7校时电路
3.7 整点报时电路
3.7.1 论证
整点报时是最基本的功能之一。此电路要求每当“分”和“秒”计数器计到59分50秒时，使自动驱动音响电路，在10s内自动发出5次响声。要求每隔1s响一次，每次持续时间为1s，共响5次，并且前4次为低音，最后一响为高音，此时计数器正好为整点（“0”分“0”秒）。
3.7.2 实现
整点报时电路见下图，包括控制电路和音响电路两部分。

图3-8报时电路
第一部分为控制门电路部分。当“分”和“秒”计数器到59分50秒时，从59分50秒到59分59秒之间，只有“秒”个位在计数，而秒”的十位，“分”的个位，“分”的十位中C=Qc4=Qa4=Qd3=Qa3=Qc2=Qa2=1不变。将它们相与，即C=Qc4Qa4Qd3Qa3Qc2Qa2作为控制信号，去控制门U3A和门U4A。在每小时的最后10s内C=1。门U3A输入端加有频率2084Hz的信号B（可取自分频器CC4060的Q4端），同时又受Qd1和Qa1的控制，即C 在59s时，Qd1Qa1=1，门U4A被关闭，门U3A打开，B信号通过们U3A；门U4A输入端加有频率1024Hz的信号A（可取自分频率CC4060的Q5端），同时又受非Qd1和Qa1的控制，即C在51s、53s、57s时，非Qd1Qa1C=1，门U3A被关闭，门U4A打开，4信号通过门U4A.则Z=Qd1Qa1CB+非Qd1Qa1CA，即可实现前四响为1024Hz的低声，后一响为2048Hz的高音，最后一响完毕正好整点。
第二部分为音响电路部分。该电路选用射及跟随器，推动扬声器发生。三极管选用高频小功率3DG4，三极管基极串联2k限流电阻是为了防止电流过大烧坏扬声器。报时所需的2048Hz和1024Hz音频信号，分别取自音频电路。
四、 总电路设计

图4-1总电路图设计
五、 元件清单
多功能数字钟主体电路元器件清单
序号
元器件名称
规格型号
数量
1
适应晶体振荡器
3276Hz
1
2
十进制计数器
CC4518
3
3
共阴极七段译码驱动器
CC4511
6
4
四2输入与非门
74LS90
6
5
非门
DM74LS04
4
6
双4输入与非门
74LS20
2
7
14为二进制计数器/分频器和振荡器
CC4060
1
8
双D边沿触发器
74LS74
1
9
数码管
DPY_7-SEG_DP
6
10
三极管
3DG4
1
11
电阻
10k
3
2k
1
100k
1
200
42
12
扬声器
Speaker
1
13
开关
Sw-SPDT
3
14
电容
CPA 100PF
1
CAPVAR 20PF
1
六、 课程设计体会
做了一周的设计，终于可以把结果展示了出来。我想我也该整理我的思绪，把总结写出来了。通过这次对数字钟的设计与制作，让我了解了设计电路的程序，对数字电路又有了进一步的认识，温习了以前学的知识，就像人们所说的温故而知新吧！也让我了解了关于数字钟的原理与设计理念， 通过这次学习，让我对各种电路都有了大概的了解，熟悉了Protel99 SE的绘图过程，复习了原理图的画法和基本的操作。所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才能过真正了解它的内涵及应用，更好的运用自己所学的知识创造财富。

七、 参考文献
1、电子技术课程设计[M]。
2、江小安.数字电子技术基础[M].西安：西安电子科技大学出版社
3、潘永雄、沙河.电子线路CAD实用教程[M].西安：西安电子科技大学出版社
4、王毓银，脉冲与数字电路（第三版）.高等教育出版社
5、岳怡，数字电路与数字电子技术（第一版）.西北工业大学出版社
6、刘常澍，数字逻辑电路（第一版）.国防工业出版社