2024车载SoC芯片产业分析报告.pdf

第 1 页车载 SoC 芯片产业分析报告第 2 页车载 SoC 芯片产业分析报告前言随着汽车智能化水平的提升，整车EE架构已经由以前的分布式ECU架构升级到集中式域控制器架构，并继续向中央集成式架构方向演进。在分布式ECU架构阶段，MCU是计算和控制的核心；在集中式域控制器架构阶段，传统MCU芯片已经无法满足大量异构数据的吞吐能力和更快的数据处理能力的需求，因此，数据传输效率更高、算力更大的SoC 芯片便成为域控制器主控芯片的必然选择。目前，车载 SoC 芯片主要面向两大应用领域：智能驾驶和智能座舱。虽然现阶段座舱 SoC 芯片和智驾 SoC 芯片尚处在独立发展阶段，但随着整车架构向更集中的跨域融合架构演进，以及车企在架构设计和软件开发能力上的不断提升，智能座舱和智能驾驶的融合也将逐渐由上层应用融合过渡到下层的硬件融合。与此同时，车载 SoC 芯片也必然会随着两者融合的变化而进行迭代升级，届时，舱驾一体 SoC 甚至是中央计算 SoC 将逐渐成为市场的主流产品形态。在此背景下，焉知汽车推出车载 SoC 产业分析报告，从车载 SoC 芯片基本介绍、车载 SoC芯片产业链分析、车载 SoC 芯片应用趋势分析、车载 SoC 芯片行业竞争格局、国内外车载 SoC 芯片重点企业及产品布局等方面入手，综合分析车载 SoC 芯片的产业链发展现状及未来应用趋势，为行业研究和企业发展提供参考。由于时间仓促，报告中难免会有疏漏和不足之处，敬请各位专家、同行、读者批评指正。第 3 页车载 SoC 芯片产业分析报告目录1.车载 SoC 芯片基本介绍.61.1 车载 SoC 芯片定义.61）基础定义.62）硬件构成.71.2 车载 SoC 芯片性能要求.81）重要参数指标.82）车规级要求.91.3 应用场景.101）智能座舱.102）智能驾驶.112.车载 SoC 芯片产业链分析.122.1 产业链结构图.122.2 上游产业分析.122.2.1 芯片 IP.122.2.2 EDA 工具.142.2.3 半导体原材料.162.2.4 半导体设备.172.3 中游产业分析.182.3.1 芯片设计.182.3.2 晶圆制造.212.3.3 芯片封测.222.4 下游产业分析.23第 4 页车载 SoC 芯片产业分析报告2.4.1 车企 SoC 芯片布局.232.4.2 车企 SoC 芯片自研.243.车载 SoC 芯片应用趋势分析.253.1 智驾 SoC 芯片应用趋势.253.1.1 基于中小算力 SoC 芯片的前视一体机市场需求前景依然可观.253.1.2轻量级行泊一体域控-全时运行单 SoC 芯片方案将成为主流.263.1.3BEV+Transformer+OCC 驱动智驾 SoC 芯片向新架构方向演进.283.2 座舱 SoC 芯片应用趋势.303.2.1 舱内显示：一芯多屏.303.2.2 舱内交互：多模态交互.323.2.3 舱驾融合：舱驾一体.333.3 车载 SoC 芯片选型.351）芯片平台的延续性.352）芯片的适配性.353）芯片的平台化设计.364）芯片的软件生态.375）芯片厂商的本土化服务.374.车载 SoC 芯片行业竞争格局.384.1 智能驾驶 SoC 芯片.384.1.1 市场需求.384.1.2 市场格局.404.2 智能座舱 SoC 芯片.414.2.1 市场需求.41第 5 页车载 SoC 芯片产业分析报告4.2.2 竞争格局.435.国内外重点企业及产品布局.445.1 国外芯片厂商.445.1.1 英伟达.445.12 德州仪器.465.1.3 Mobileye.475.1.4 安霸半导体.495.1.5 高通.525.2 国内芯片厂商.545.2.1 地平线.545.2.2 黑芝麻.565.2.3 芯驰科技.575.2.4 杰发科技.595.2.5 芯擎科技.615.2.6 爱芯元智.635.2.7 联发科.62免责声明.64特别鸣谢.64第 6 页车载 SoC 芯片产业分析报告车载 SoC 芯片产业分析报告1.车载 SoC 芯片基本介绍1.1 车载 SoC 芯片定义随着汽车智能化水平的提升，整车EE架构已经由以前的分布式ECU架构升级到集中式域控制器架构，并继续向中央集成式架构方向演进。在分布式ECU架构阶段，MCU是计算和控制的核心；在集中式域控制器架构阶段，传统MCU芯片已经无法满足大量异构数据的吞吐能力和更快的数据处理能力的需求，因此，数据传输效率更高、算力更大的SoC 芯片便成为域控制器主控芯片的必然选择。1）基础定义车规级计算芯片按集成规模可以分为MCU和SoC两类。其中，MCU也被称之为“单片机芯片”，内部集成有处理器、存储器、输入/输出接口和其他外设，常应用于控制任务简单、实时性较高的嵌入式系统。车载MCU常跑的操作系统有AUTOSAR CP和FreeRTOS，通常不支持运行高复杂度的操作系统。SoC芯片为系统级芯片，相比MCU，内部集成更多的异构处理单元，结构设计更为复杂，处理和计算能力也更强，适用于多任务处理以及计算任务更复杂的应用场景。车载SoC可以跑更复杂的操作系统，包括QNX、Linux、Andriod和AUTOSAR AP等。MCU 与 SoC 内部结构对比示意图第 7 页车载 SoC 芯片产业分析报告2）硬件构成车载 SoC 芯片内部通常包括以下几大模块：处理器、存储器、外设 I/O 等。A.处理器 车载 SoC 芯片内部的处理器通常包括以下几种单元模块：通用逻辑运算单元：通常基于 CPU 来实现，主要负责一些逻辑运算任务，用于管理软硬件资源，完成任务调度和外部资源访问等，实现系统层面的功能逻辑、诊断逻辑以及影子模式数据挖掘功能等。一些典型的应用包括：基于优化的决策规划算法、车辆控制算法等。AI 加速单元：通常是基于 NPU 这类的神经网络处理器来实现，承担大规模浮点数并行计算需求；作为神经网络算法的加速器，主要负责处理 AI 方面的计算需求。图像/视频处理单元：通常基于DSP、ISP、GPU等处理器来实现。ISP作为视觉处理芯片，其主要功能是对摄像头输出的图像信号做调校,包括 AE（自动曝光）、AF（自动对焦）、AWB（自动白平衡）、图像去噪等；DSP是一种具有特殊结构的微处理器，相比于通用CPU，它更适用于计算密集度高的处理工作，典型的应用包括：传统的CV图像处理、一些自定义算子的加速处理等；GPU具有较强的浮点运算能力，主要用于图像的 3D渲染和拼接等应用。硬件安全模块HSM：用于为应用程序提供加解密服务，管理敏感信息和资产，保护加密密钥等。Satety MCU：主要用于实时监控 SoC 内部各硬件模块的状态和通信，以及在其出现问题后能够及时报错，进而确保整个系统的功能安全性。A.内部存储器：包括易失性存储器和非易失性存储器两大类。易失性存储器：存储器在断电的情况下（比如，系统正常关闭或意外关闭时），数据会丢失，即无法继续保留存储数据。它主要用于临时存储正在处理的程序和数据，车载 SoC 内部常用的存储器类型包括 SRAM 和 DRAM（DDR，LPDDR 等）等。非易失性存储器：在断电情况下，依然能够保存存储数据。它主要是用来存放固定数据、固件程序等一般不需要经常改动的数据。车载 SoC 内部常用的存储器类型包括 NAND Flash（eMMC、UFS 等）和 Nor Flash 等。B.外设 I/O：包括通用数据接口、摄像头信号接口、音频接口和显示器接口等。通用的数据接口：PCIe、LVDS、USB、SATA、CAN/CAN-FD、以太网等摄像头信号接口：MIPI-CSI-2、GMSL、FPD Link等音频接口：I2S、TDM、SPDIP等显示器接口：DP、HDMI等第 8 页车载 SoC 芯片产业分析报告1.2 车载 SoC 芯片性能要求1）重要参数指标衡量车载 SoC 芯片的性能，需要从 AI 算力、CPU 算力、GPU 算力、存储带宽、功耗、制造工艺等多个维度进行综合考量。a.AI 算力:通常是指 MAC 指令（乘积累加）的运算能力。MAC 指令操作本身与数据类型强相关，在不同数据精度条件下，测出的 AI 算力会存在比较大的差别。企业平时宣称的算力一般是指该芯片运算能力的理论峰值，单位用 TOPS 来表示，一般默认是以 Int8 作为算力量化标准。但我们也不能只看表面的理论算力数值。在特定使用场景下，大家更关心的是芯片真正的有效算力是多少，即芯片的“算力利用率”。以智能驾驶应用为例，SoC 芯片的实际算力利用率会因为图片分辨率、网络结构差异等原因而有所不同。b.存储带宽：数据在处理过程中需要不断地从存储器单元“读”数据到处理器单元中，处理完之后再将结果“写”回存储器单元。数据在存储器与处理器之间的频繁迁移将带来严重的传输功耗问题。有业内人士提出，AI 运算 90%的功耗和延迟都是由于数据搬运产生的。芯片的存储带宽由两方面决定，一是存储器本身，二是芯片的内存通道数。存储带宽的大小决定数据搬运速度的快慢和搬运次数的多少。因此，存储系统带宽的大小在一定程度上也决定了芯片真实算力的大小。芯片型号内存类型内存位宽（bit）内存总带宽（GB/s）特斯拉第一代 FSDLPDDR412834第二代 FSDGDD R6256（推测）448（推测）英伟达XavierLPDDR4x256137OrinLPDDR5256204.8地平线J5LPDDR4x64高通SA8155PLPDDR4x25668SA8295PLPDDR4x256137常见芯片存储带宽信息梳理（信息来源：佐思汽车研究、公开资料整理）c.功耗:包括动态功耗和静态功耗。动态功耗是因为信号值改变带来的功耗损失，由两部分组成：开关功耗和内部功耗。静态功耗是设备还在上电状态但是没有信号值改变时消耗的功率。芯片的功耗与硬件架构、布局布线、工艺制程、算力大小等因素都有关系。其它条件相同的情况下，采用的工艺制程越先进，芯片的功耗就越低；同理，算力越大的芯片，功耗也会越大。功耗过大意味着会产生更大的散热，可能必需安装水冷系统，从而增加整体 BOM 成本。第 9 页车载 SoC 芯片产业分析报告2）车规级要求按照日常生活中的应用场景进行划分，芯片大致可分为消费级、工业级、车规级三大类。应用场景不同，芯片在设计、生产、认证等环节的目标设定和实现手段上都会存在区别。相比于消费级和工业级，车规级芯片的工作环境更恶劣、出错容忍率更低、使用寿命要求更长、供货生命周期更久等等。不同应用领域芯片的基本性能要求对比（信息来源：公开资料整理）整体来看，车规级芯片具有高可靠性、高安全性和高稳定性的特点。车载芯片需要经过一系列严格的测试认证，确保其达到车规级的相关要求，方可投入到量产。芯片车规认证标准通常包括以下三个维度的管控：质量管理体系认证 IATF16949、可靠性标准 AEC-Q100 和功能安全标准 ISO 26262。IATF16949 是汽车设计、开发和生产质量管理体系的标准规范。在内容上涵盖：产品安全、风险管理和应急计划、嵌入式软件要求、变更和质保管理和二级供应商管理。对于车载芯片产品，从芯片设计到流片，再到规模化生产都需要遵循这套管理体系。AEC-Q100 是车规级元器件通用的可靠性测试标准，也是汽车行业零部件供应商生产的重要参考指南。2023 年 8 月，AEC 发布了 AEC-Q100 的 J 版测试认证标准文件，也是目前芯片公司开展 AEC-Q100 测试认证所沿用的最新标准要求。它包括了 7 大项测试内容：加速环境应力测试、加速寿命测试、封装检验测试、晶圆可靠度验证、电气特性验证、缺陷筛选测试和腔体封装完整性测试。ISO 26262 是一项专门针对汽车电子系统的功能安全性制定的国际标准。该标准涵盖了芯片的全生命周期的功能安全要求，包括项目需求规划、设计、晶圆制造，最后到封装测试的全过程。旨在降低芯片在使用中发生故障的风险，以确保这些安全关键型设备符合在汽车中使用的要求。第 10 页车载 SoC 芯片产业分析报告1.3 应用场景目前，车载 SoC 芯片主要面向两大应用领域：智能驾驶和智能座舱。虽然现阶段座舱 SoC 芯片和智驾 SoC 芯片尚处在独立发展阶段，但随着整车架构向更集中的跨域融合架构演进，以及车企在架构设计和软件开发能力上的不断提升，智能座舱和智能驾驶的融合也将逐渐由上层应用融合过渡到下层的硬件融合。与此同时，车载 SoC 芯片也必然会随着两者融合的变化而进行迭代升级，届时，舱驾一体 SoC 甚至是中央计算 SoC 将逐渐成为市场的主流产品形态。1）智能座舱智能座舱是指在传统电子座舱的基础上进行了升级，使得乘坐体验和交互体验更加智能化。通常，智能座舱可以实现：车载信息娱乐系统全液晶仪表系统+抬头显示系统（HUD）+流媒体后视镜（CMS）+车联网系统+车内乘员监控系统（DMS/OMS）等一系列复杂功能。这些功能的实现不仅需要车载计算芯片具备强大的 CPU 算力来提高任务处理能力，也需要更强的 GPU 算力来处理视频、图片等非结构化数据，还需要较大的 AI 算力来满足越来越智能化的人机交互体验需求。智能座舱功能实现（图片来源：公开网络）然而，传统的 MCU 芯片已经难以满足智能座舱在各类型算力上的需求，智能座舱控制器所使用的主控芯片已经开始从 MCU 向具有更高集成度、更高算力的 SoC 芯片转变。座舱 SoC 芯片的性能决定了座舱域控制器的数据处理能力、图像渲染能力，从而决定了座舱内屏显数量、分辨率、运行流畅度，舱内交互体验，以及能够整合多少 ADAS 功能。当前，智能座舱的应用场景趋势如下：舱内显示：在电子座舱时代，座舱内是小尺寸中控显示屏和物理指针式的仪表盘，现在座舱的中控屏和仪表盘基本都是全液晶数字化大屏，甚至，有的高端座舱还增加有 AR-HUD、流媒体显示屏、后排娱乐屏等，总之，车内显示屏幕呈现多屏化、大屏化和高清化。userid:520426,docid:166114,date:2024-06-28,第 11 页车载 SoC 芯片产业分析报告舱内交互：舱内的交互方式变得多样化，传统电子座舱基本是通过物理按键进行交互，现在舱内物理实体按键越来越少，触控式按键、语音交互、手势控制等多模态的交互方式成为主流。舱驾融合：座舱和智驾原来基本是相互独立的两个部分，现在座舱和智驾之间的融合越来越多，正逐步由“舱泊一体”向“舱驾一体”演进。2）智能驾驶智能驾驶按功能体系应用，通常可分为行车和泊车两大类应用场景。在行车场景下，最开始是采用前视一体机或毫米波雷达模块来实现 L1 等级的基础 ADAS 功能，比如，a.前视一体机：实现车道偏离预警 LKW、车道居中保持 LKA、交通标识识别 TSR 等功能；b.前置毫米波雷达：实现前向碰撞预警 FCW、自适应巡航控制 ACC、车辆自动紧急制动 AEB 等功能；c.角毫米波雷达：实现盲区检测BSD、变道辅助LCA以及前/后方横向来车碰撞预警FCTA/RCTA等功能。在上述行车场景应用中，控制芯片一般是放置在传感器内部。再往后发展，随着车载 SoC 芯片集成的异构资源日渐丰富，以及核心处理器 CPU/GPU/NPU 算力的大幅提升，传感器中的控制芯片逐渐被剥离出来，集成到独立的控制器中去完成任务。并且，出现了一些 SoC 芯片能够独立完成行车和泊车的传感器数据处理、数据融合等软件算法，即所谓的单 SoC 行泊一体方案。泊车场景最开始是采用超声波雷达，也称为“倒车防撞雷达”，用于泊车时的防撞提醒。后来，泊车场景中引入摄像头，用于实现倒车影像功能。再往后发展，倒车后视升级到 360全景环视，通过拼接算法对 4 颗环视摄像头分别输出局部图像进行拼接，最后将拼接好的鸟瞰图传输到中控屏上进行显示。泊车场景中，泊车算法的集成形式主要有以下几种：不带 APA，只有 AVM 功能，泊车算法集成到车机。带 APA 和 AVM 功能，泊车算法集成到独立的泊车控制器。带 APA 和 AVM 功能，并且配置有座舱域控制器，则泊车算法集成到座舱域控制器。除了带 APA 和 AVM 功能外，还带有 HPA 以及 AVP 等功能安全要求比较高的泊车功能，则泊车算法集成到智能驾驶域控制器。第一种和第三种形式是直接集成到座舱了，这里便不再展开来讲。第二种形式正在逐渐消失，在国内刚开始流行的时候，主机厂的主流方案是基于 TDA2 等小算力 SoC 芯片来完成。对于第四种形式，智驾域控制器的芯片方案通常为：n*SoC+MCU 的形式。第 12 页车载 SoC 芯片产业分析报告2.车载 SoC 芯片产业链分析2.1 产业链结构图车载 SoC 芯片的整个产业链可梳理为：上游：IP 核授权和 EDA 软件等设计工具厂商、半导体材料以及设备厂商中游：芯片设计、晶圆制造以及封装测试厂商下游：Tier1 和主机厂车载 SOC 芯片产业链结构示意图2.2 上游产业分析芯片设计企业的上游主要包括：IP 核授权和 EDA 软件等设计工具厂商，这些设计工具厂商能够赋能芯片设计厂商，助力其加快芯片的开发周期和上市时间；晶圆制造和封测企业的上游主要包括：EDA 软件、半导体材料以及半导体设备厂商。2.2.1 芯片 IP1）什么是芯片 IP芯片 IP 是由专门的公司针对特定功能需求而开发的、标准的芯片功能模块，特点是经过验证的、成熟可靠的、可重复使用的标准化产品。它的作用在于能够帮助芯片设计公司提升设计效率，缩短开发周期，同时还能降低设计风险、设计成本和开发难度。第 13 页车载 SoC 芯片产业分析报告一款 SoC 芯片的内部通常都是由不同的功能模块构成。高重复度使用的功能模块就会被设计成标准的“积木”模块-芯片 IP。这样，芯片设计公司在做 SoC 芯片设计的时候，对于一些高度标准化的功能模块，可以通过 IP 授权的方式，直接购买一些现成的、合适的“积木”模块进行组合设计。2）芯片 IP 的分类在做车载 SoC 芯片设计的时候，芯片设计公司会根据不同的系统规格和应用场景，采用不同类型的 IP 进行组合设计。通常情况下，汽车芯片 IP 可划分为处理器 IP、存储 IP、接口 IP 和安全 IP：处理器 IP：CPU、GPU、DSP、ISP、NPU 等 IP。存储 IP：包括片外存储 DRAM（外存-动态随机存储器）和片上存储 SRAM（内存-静态随机存储器）两类。比如，DRAM 包括 DDR、LPDDR、GDDR 等。接口 IP：包括高速外设接口（例如 PCIE，HBI 等接口）、面向特定应用需求的总线接口（例如MIPI、HDMI、以太网等接口）。安全 IP：包括硬件信任根（Hardware Root of Trust）、安全引导和访问控制（Secure boot&access control）、V2X 安全身份认证（Secure identification&authentication）等。车载 SOC 芯片架构示意图3）芯片 IP 市场现状当前全球核心 IP 主要由 ARM、Synopsys，Cadence 提供，行业集中度较高。现阶段，我国车载 SoC 芯片在设计研发过程中所用的 IP 也大都从国外购买。主要原因在于国内 IP 厂商发展较晚，IP资源池不够丰富且缺乏生态体系。第 14 页车载 SoC 芯片产业分析报告采用国际头部企业的芯片 IP 的好处在于产品成熟，可靠性好。但问题在于这些 IP 的授权费用较高。并且，从长远来看，这种模式也会对我国国产芯片的自主和安全产生潜在的风险，因此推进关键IP 的国产化是一条必须要走，并且迫在眉睫的路。IP 授权类型定义特点软核授权仅经过了 RTL 级设计优化和功能验证，通常是以 HDL 文本形式交付给客户。优点是源代码灵活、在功能一级可以重新配置，可以灵活选择目标制造工艺、可移植性强等。缺点是物理实现性能不稳定、不全面，存在设计风险，且 IP 软核的产权保护难度较大。硬核授权最终完成布局布线的掩模级电路，即GDSII 版图文件；直接交付数字电路的门极电路版图，并且也会提供抽象模拟测试以及相关的测试程序。优点是逻辑功能确定，制造工艺确定且固化，获得硬核授权后基本可以直接测试和投产，并且知识产权保护方便。缺点是制造工艺固化，难以转移到新的工艺或者集成到新的结构中去，不可以重新配置，复用困难；用于某特定应用，使用范围较窄。固核授权完成 IP 软核所有设计+门级电路综合+时序仿真等设计环节；以门级电路网表的形式交付给客户。固核的灵活性和成功率介于 IP 软核和 IP 硬核之间，是一种折中的类型；但 IP 的安全可靠性相对较好。芯片 IP 类型及特点（信息来源：公开资料整理）2.2.2 EDA 工具1）EDA 定义与分类EDA（Electronic Design Automation），即电子设计自动化，是指以计算机为工具，设计者通过设计软件来完成集成电路的功能设计、综合、验证、物理设计（包括布局、布线、版图、设计规则检查等）等流程的设计方式。EDA 工具的应用贯穿芯片设计、制造、封装和测试的全部环节。按照使用对象和场景的不同，可将 EDA 工具分为模拟设计类、数字设计类、晶圆制造类、封装类和系统类五大类别。EDA 类别用途数字设计类用于数字芯片设计环节，又可细分为前端设计和后端设计：前端设计主要包括功能和指标定义、架构设计、RTL 编辑、功能仿真、逻辑综合、静态时序仿真(STA)、形式验证等。后端设计主要包括可测试设计 DFT、布局规划 floor plan、时钟树综合 CTS、布局布线、Signoff、ECO、版图验证、后仿真等。模拟设计类用于模拟芯片设计环节，包括电路设计、电路仿真、版图设计、物理验证、寄生参数提取、射频设计解决方案等。晶圆制造类晶圆厂在工艺平台开发和晶圆生产阶段应用的工具，协助晶圆厂完成半导体器件和制造工艺的设计，主要包括工艺与器件仿真工具(TCAD)、器件建模工具、工艺设计套件工具(PDK)、计算光刻工具、掩膜版校准工具、光掩模校准和良率分析工具等。封装类主要包括封装设计、SI/PI 分析以及封装仿真等。系统类主要针对 PCB 和系统的设计，包括 PCB 设计工具、平板显示设计工具、系统仿真及原型验证工具、SI/PI仿真、EMC/EMI 仿真、CPLD/FPGA 设计工具等。EDA 工具的分类(信息来源：华大九天，概伦电子，公开资料整理)第 15 页车载 SoC 芯片产业分析报告2）EDA 工具市场现状目前 Synopsys、Cadence、Siemens 三家企业在全球 EDA 工具市场占据垄断地位。据集微数据咨询数据显示，在 2022 年，这三家公司占据全球 EDA 市场近八成的份额。从国内市场来看，排在第一位的是 Cadence，市场占比 29%；其次是 Synopsys，占比为 28%；第三位是 Siemens，占比为 16%。三家国际巨头共占国内市场 70%以上的份额，头部优势明显。国产 EDA 厂商华大九天在国内市场排名第四位，市占率约为 7%。虽然 EDA 国产化进展不错，但受制于海外 EDA 头部企业的深厚技术、经验积累等优势，国产 EDA 厂商依旧面临技术、人才、用户协同等不同方面的挑战。2022 年中国 EDA 行业市场格局(信息来源：集微咨询)国外三巨头的优势在于能提供完整的 EDA 工具，覆盖从前端设计、后端设计、仿真/验证直到流片的整套产品，形成了设计闭环。国内众多的 EDA 公司仍然以点工具产品为主，但同时也在点工具基础上往全链条工具方向拓展。目前，国内 EDA 公司布局验证工具者较多，设计全工具链企业较少。与国际 EDA 巨头相比，国内 EDA 厂商在产品系统性、技术先进性等方面仍存在一定差距。因此，国内 EDA 企业需要坚持自主创新，持续提升自身在某单点细分领域的优势，进而不断由点及面地拓展产品线，循序渐进，不断拉近与头部企业的差距。第 16 页车载 SoC 芯片产业分析报告2.2.3 半导体原材料按照原材料的使用场景，半导体原材料可以分为晶圆制造材料和封装材料。其中晶圆制造材料包括硅片、光掩模版、光刻胶、电子特气、溅射靶材、CMP 抛光材料等；封装材料包括封装基板、键合丝、芯片粘结材料、包封材料等。原材料主要用途晶圆制造硅片芯片制造的基础性原材料，全球大约 90%以上的半导体芯片都是用硅片作为基底功能材料生产。光掩膜版光刻工艺所使用的图形母版，由不透明的遮光薄膜在透明基板上形成掩膜图形，并通过曝光将图形转印到产品基板上。掩膜版是芯片制造过程中的图形“底片”，是芯片制造的核心模具，用于芯片的批量生产，是下游生产流程衔接的关键部分，是芯片精度和质量的决定因素之一。光刻胶光刻胶又称光致抗蚀剂，是一种对光敏感的混合液体，受到光照后特性会发生改变。在光刻工艺中，利用光化学反应将光信息在光刻系统中经过衍射和过滤后转化为化学能，从而将微细图形从掩模版转移到待处理的基板。电子特气在芯片的制程过程中会使用到一些化学气体，是芯片制造过程中的第二大耗材，被比喻成芯片制造的“血液“。它的使用贯穿芯片制造的成膜、清洗、沉积、刻蚀、掺杂、离子注入等多个工艺流程。溅射靶材靶材是一块圆形的金属饼，是溅射机台关键组件之一。在溅射过程中，高速的氩离子会撞击靶材，将靶材上的原子或分子“溅射”出来，溅射出的原子或分子在真空中迁移到晶圆基底上，并在其表面沉积，形成一层薄膜。因此，靶材是晶圆需要沉积的薄膜材料的来源。CMP 抛光材料CMP 又称为化学机械抛光，目的是使被抛光的晶圆表面达到高度平坦化、低表面粗糙度和低缺陷的要求。CMP 抛光工艺中主要常用的两种材料是抛光液和抛光垫。封装材料封装基板又称 IC 载板，是一类用于承载芯片、连接芯片与 PCB 母板的线路板。按 IC 载板与 PCB 的连接方式不同可分为 CSP、BGA、PGA（Pin Grid Array，针形阵列封装）及 LGA（Land Grid Array，闸形阵列封装）等不同形式，其中 BGA/CSP 为当前主流封装形式。键合丝在芯片封装过程中用于连接芯片与封装基板的关键组件，它的材质通常是金属线，一般使用铝线或金线。芯片粘结材料采用粘结技术实现芯片与底座或封装基板连接的材料，在物理化学性能上要满足机械强度高、化学性能稳定、导电导热、低固化温度和可操作性强的要求。包封材料起包封、保护作用的外壳材料，主要功能为保护芯片不受外界环境（水汽、温度、污染等）的影响，并实现导热、绝缘、耐湿、耐压、支撑等复合功能。半导体原材料（信息来源：公开资料整理）第 17 页车载 SoC 芯片产业分析报告2.2.4 半导体设备参考芯片生产制造的整个流程，半导体设备可以对应划分为制造设备（前道设备）和封测设备（后道设备）两类。其中，前道设备主要使用于晶圆制造环节，包括光刻机、刻蚀机、离子注入机、薄膜沉积设备、CMP 设备、清洗设备等；后道设备主要用于封装和测试环节，包括在封装环节使用的减薄机、划片机、贴片机、引线键合机等设备，以及在测试环节使用的测试机、探针台、分选机等设备。设备主要用途晶圆制造光刻机基本工作原理是利用光学原理将图案投射到硅片上。在制造芯片时，需要使用光刻机将电路图案“镀”在芯片表面上，以便进行后续的加工工艺。刻蚀机在芯片制造的过程中，刻蚀机通常会与掩膜对位进行刻蚀，通过化学或者物理的方法，去掉氧化层或沉积层以形成芯片所需要的电路图案，为后续的离子注入等步骤做好准备。离子注入机通过离子注入机的加速和引导，将要掺杂的离子以离子束形式入射到材料中去，离子束与材料中的原子或分子发生一系列理化反应，从而引起材料表面成分、结构和性能发生变化。薄膜沉积设备作用是在芯片表面形成薄膜层，以实现不同器件之间的互连和功能实现。薄膜沉积最常用的方法有：物理气相沉积（PVD）和化学气相沉积（CVD）。其它其它设备包括清洗设备、电镀设备、CMP 设备、量测设备等。封装测试封装减薄机减小芯片封装体积，改善芯片热扩散效率、电气性能、机械性能等作用。划片机将大晶圆分割成若干个具有标准高度和大小的芯片。贴片机将芯片从已经切割好的晶圆（Wafer）上抓取下来，并安置在基板对应的 Die flag 上。引线键合机使用金属丝，利用热压焊、超声波焊、热超声波焊等工艺完成芯片与电路、封装基板之间的连接。塑封机用塑封材料把芯片封装起来，对芯片进行保护。切筋成型设备将已完成封装的产品成型为满足设计要求的形状与尺寸，并从框架或基板上切筋、成型、分离成单个具有设定功能的成品。测试测试机是检测芯片功能和性能的专用设备，其使用贯穿于设计验证、CP（晶圆检测）和 FT（成品检测）。探针台负责晶圆输送与定位，使晶粒依次与探针接触完成测试。分选机用于晶圆搬运的设备，负责晶圆的中转和分选，确保生产流程的连续性和高效性。芯片制造过程中所使用主要设备（信息来源：公开资料整理）第 18 页车载 SoC 芯片产业分析报告2.3 中游产业分析车载 SoC 芯片中游产业包括芯片设计、芯片制造和封装测试三个主要环节。其中，有部分企业进行了垂直整合，涉及到了所有的环节。也有些企业只是参与其中一个环节。根据所包含环节的不同，这些半导体企业的经营模式一般可分为垂直整合模式（IDM 模式）、晶圆代工模式（Foundry 模式）和无晶圆厂模式（Fabless 模式）。IDM（垂直整合模式）Fabless（无晶圆厂模式）Foundry（晶圆代工模式）基础定义涵盖芯片设计、晶圆制造、封装测试以及后续的产品销售等环节。仅负责芯片设计及销售，晶圆制造和封装测试业务外包。专门负责晶圆制造，为芯片设计公司提供外包服务。特点优势自身集设计、制造、封测等多个环节域一身，便于有效地进行整合资源，将效率最大化。轻资产模式，无需投入巨额资金建立和维护生产线，因此企业运行费用低，且转型相对灵活，适合初创企业。无需承担产品设计和销售风险劣势重资产模式，管理成本和运营费用较高，资本回报率偏低。对晶圆代工企业依赖性较强，并且利润率受到上下游的挤压。投资规模较大，维持生产线正常运作费用较高。代表企业英特尔、三星、TI 等高通、英伟达、Mobileye、地平线、黑芝麻、芯驰等台积电、中芯国际等半导体行业三种经营模式特点对比（信息来源：公开资料整理）2.3.1 芯片设计车载 SoC 芯片设计通常包含以下几个流程：需求定义、系统级设计、前端设计和后端设计四大阶段。1）需求定义芯片产品部门结合应用场景、竞品分析、客户需求等多方面调研结果，进行市场需求分析，并输出 MRD（市场需求文档），完成芯片的功能需求定义。第 19 页车载 SoC 芯片产业分析报告2）系统级设计市场需求明确后，架构师团队会将市场需求转化为芯片的规格指标，即输出 PRD（产品规格文档），详细描述这款芯片的功能、性能、尺寸、封装、应用等内容，进而完成芯片的产品定义。同时，架构师团队和算法团队会协同进行建模仿真，并输出芯片设计方案和芯片原型方案，然后移交设计团队。系统设计需要从功能、性能、成本、功耗、安全等角度出发进行全方位考量，确保芯片最终能实现各方面的平衡。3）前端设计在前端设计阶段，设计团队的工程师根据系统设计阶段确定的方案，针对各模块开展具体的电路设计，使用专门的硬件描述语言（Verilog 或 VHDL），对具体的数字电路实现进行 RTL（RegisterTransfer Level）级别的代码描述。前端设计包括 HDL 编码、仿真验证、逻辑综合、静态时序分析、形式验证等环节。前端设计简单说明HDL 编码设计团队根据 PRD，将实际的硬件电路功能通过 HDL 语言描述出来，形成 RTL 代码。仿真验证检验编码设计的正确性，设计和仿真验证是反复迭代的过程，直到验证结果显示完全符合规格标准。逻辑综合又称为门级设计，把设计实现的 HDL 代码翻译成门级网表（Netlist）。从这个阶段开始，芯片设计开始具有物理特征。静态时序分析（STA）属于验证范畴，通过套用特定的时序模型，针对特定电路分析其是否违反设计者给定的时序限制。形式验证它是从功能上对综合后的网表进行验证。常用的就是等价性检查方法，目的是为了保证在逻辑综合过程中没有改变原先 HDL 描述的电路功能。前端设计涉及到的几个主要阶段（信息来源：公开资料整理）第 20 页车载 SoC 芯片产业分析报告4）后端设计后端工程师拿到网表和约束文件后，先对电路进行布局（Floor plan）和绕线(Place and Route)，完成物理实现后，再对布线的物理版图进行功能和时序上的各种验证。验证不满足要求则需要重复之前的步骤，最终生成用于芯片生产的 GDS II(Geometry Data Standard)版图。后端设计包括 DFT（Design for Test 可测性设计）、单元布局规划、时钟树综合、布线、寄生参数提取、物理版图验证等流程。后端设计简单说明可测性设计（DFT）常见方法是在设计中插入扫描链，将非扫描单元（如寄存器）变为扫描单元。DFT 工具可以快速检测并定位出失效故障，从而提高芯片制造质量。布局规划（FloorPlan）布局规划就是放置芯片的宏单元模块，在总体上确定各种功能电路的摆放位置，如 IP 模块，RAM，I/O 引脚等等。布局规划将直接影响芯片最终的面积。时钟树综合（CTS）包括时钟树的布线、优化以及缓冲器的插入。用于综合和优化时钟分配网络，以确保时钟信号在整个芯片上的稳定和一致传播。目标是最小化时钟延迟、时钟偏移和时钟抖动，以满足时序要求。布线即普通信号布线，包括各种标准单元（基本逻辑门电路）之间的走线。在满足工艺规则和布线层数限制、线宽、线间距限制和各线网可靠绝缘的电性能约束的条件下，根据电路的连接关系将各单元和I/O Pad 用互连线连接起来。寄生参数提取（Extrat RC）将物理版图的电阻、电容以及电感等寄生参数信息进行提取，然后交给时序收敛工具进行检查。寄生参数提取通常有两类方法：精确计算方法和快速模型方法。物理版图验证对完成布线的物理版图进行功能和时序上的验证，包括 LVS 验证、设计规则检查（DRC）和电气规则检查（ERC）等验证项目。后端设计涉及到的几个主要阶段（信息来源：公开资料整理）第 21 页车载 SoC 芯片产业分析报告2.3.2 晶圆制造晶圆制造是把掩膜版上的电路图，通过多次重复运用光刻、刻蚀、离子注入、薄膜沉积、CMP（化学机械研磨）等工艺，最终将芯片设计公司设计好的电路图移植到晶圆上并实现预定的芯片功能。芯片制造又分为晶圆生产和晶圆加工两个环节。其中，晶圆生产是指将硅或其他半导体材料制成晶圆片（Wafer）的过程。晶圆加工是指在晶圆片上构建集成电路的过程。芯片制造主要流程（信息来源：公开资料整理）晶圆制造主要流程简单说明晶圆生产硅提纯把原始的石英砂通过高温熔炼和化学反应提纯，得到纯度极高的多晶硅。单晶硅锭生长多晶硅高温后成型，使用直拉法（CZ 法，主流方式，使用籽晶旋转拉晶）或区熔法（FZ 法，早期工艺之一，悬浮熔接籽晶），将多晶硅熔融并在籽晶引诱下拉晶，形成圆形单晶硅晶棒，即是硅锭。晶棒切割晶棒从单晶炉出来后首先要截断头尾，然后再进行控制直径的滚磨，最后使用金刚石锯将其切成均匀厚度的薄片，即硅片或晶圆片。晶圆抛光切割后的硅片需要进行倒角、研磨以及 CMP 等工艺处理，保证硅片表面的光洁度，避免影响电路的精密度。外延生长在抛光后的硅片表面外延生长一层不同电阻率的单晶薄膜。晶圆加工光 刻通过光刻机发射紫外线，将掩模版（Mask）电路图案“印刷”到涂有光刻胶的晶圆片上。光刻可分为涂覆光刻胶、曝光和显影三个步骤。刻蚀在晶圆上完成电路图的光刻后，用刻蚀工艺去除多余的氧化膜且只留下半导体电路图。掺杂将特定量的杂质通过薄膜开口引入晶圆表层，从而在晶圆上形成 PN 结。通常有两种工艺方法：热扩散和离子注入。薄膜沉积在晶圆表面交替堆叠多层薄金属（导电）膜和介电（绝缘）膜，之后再通过重复刻蚀工艺去除多余部分并形成三维结构。在晶圆上表面加入所需分子或原子单位薄膜的一系列过程叫做沉积。沉积技术包括化学气相沉积(CVD)、原子层沉积(ALD)和物理气相沉积(PVD)。金属布线经过反复进行光刻、刻蚀、掺杂和沉积等工艺后，在晶圆上构建出大量的晶体管等元器件电路，还需要按照电路设计图进行金属布线连接，才能保证