基于UltraFLEX的LVDS性能测试.doc

基于UltraFLEX的LVDS性能测试
中国电子科技集团第五十八研究所 张凯虹，武乾文,章慧彬
摘要:本文主要介绍快速、全面、连续的测试带有LVDS信号芯片的测试方法.基于UltraFLEX、示波器与任意信号发生器，对LVDS信号特性进行了分析。系统中，UltraFLEX完成信号发送、一般特性参数与功能测试;示波器完成LVDS输出信号分析;任意信号发生器完成信号输入、抖动注入等操作.该方法实现了一键操作完成所有参数测试，大大降低测试成本。
关键词:LVDS；UltraFLEX；抖动；眼图；
The test of LVDS based on UltraFLEX
China Electronics Technology Group Corporation ZHANG Kaihong， WU Qianwen， ZHANG Huibin
Abstract：This paper introduces how to test the chip with LVDS rapidly， comprehensively， successively. Base on UltraFLEX， oscilloscope and an arbitrary signal generator， the LVDS signal characteristics are analyzed。 In this system, UltraFLEX completes signaling， functional verification； the general parameters and functional tests； Oscilloscope finishes analysis of the LVDS output signal; Arbitrary signal generator completes signal input， jitter injection and other operations。 The method implements one button operation completes all test parameters, greatly reduce the cost of test。
Key words:LVDS；UltraFLEX；Jitter;
1。引言
LVDS（Low Voltage Differential Signaling)是一种低摆幅的差分信号技术，主要特点是数据传输率高,噪声和电磁干扰低，传输距离较长等 ［1]。目前LVDS得到越来越广泛的应用，但是对信号质量的检测需要昂贵复杂的设备，使用繁琐，成本高，效率低.
在TIA/EIA-644-A、TIA/EIA—422—B、TIA/EIA—485—A、TIA/EIA-612、IEEE-1596.、ITU—T Recommendation V。11等标准中明确了LVDS的电气规范以及相关规定.ANSI/TIA/EIA —644标准定义了LVDS的电气规范，包括驱动器输出和接收器输入的电气规范，但它并不包括功能性的规范、传输协议或传输介质特性，这些与具体应用有关。IEEE P1596标准定义了LVDS物理层接口的电气规范它主要面向多重应用，IEEE建立SCI—LVDS的标准主要是为了SCI的接点间的通信［2]。美国国家半导体的LVDS组编写的LVDS用户手册中说明了LVDS的使用、设计、测试等.LVDS信号测量测试的一般方法是负载端测量上升时间、眼图测试、误码率,其中眼图和误码率决定信号质量.该用户手册还说明了测试方法与注意事项［3］.
以上说明LVDS的测试国外已建立了很好的理论基础,国内LVDS的测试最主要的是如何实现LVDS测试并提高效率。本文通过把ATE(Automatic Test Equipment）与专用测试仪器结合,对LVDS的测试方法进行研究并实验，通过对LVDS实际测量，测试结果稳定、可靠，达到很好的效果.
2.LVDS测试难点
1。1测试指标
由于LVDS分为驱动端和接收端,为了验证输出LVDS的信号质量（驱动端)，通常会进行差分对偏移、翻转时间、输出抖动的测试。为了验证芯片的抗干扰能力（负载端/接收端)，有时会在LVDS的输入端注入抖动、差分对进行偏移、差分对眼图张开度的调整等.该部分的测试指标高,不仅对测试仪器，而且对整个系统的设计提出挑战。
1。1。1输出特性
差分对偏移主要表征差分对的电压偏离偏置电压的程序。翻转时间主要是测试LVDS的上升和下降时间。输出抖动是输出特性中最重要的参数，是信号在时间上相对其理想位置的短期的、非积累性的偏离.主要是由时钟提取、码速调整、固有噪声、外界干扰等产生,抖动过大不仅会产生突发误码，甚至会产生帧丢失。
1。1。2输入特性
因为电路的时钟数据恢复功能能够跟踪相位比较慢的变化，所以频率较小的抖动一般不会导致传输产生误码，也就是说抖动频率越高越容易导致传输产生误码。为了表征LVDS信号的输入抖动容限采用抖动注入方式进行功能测试。差分对进行偏移主要是在LVDS输入信号中加入差分对到差分对的偏移，测试电路功能是否正确。差分对眼图张开度的调整是通过改变LVDS输入信号的眼图张开度，测试电路功能是否正确。主要为了测试信号的抗串扰、噪声的能力。
1。2测试设备与附件
由于LVDS的数据速率可以从几百Mbps到几个Gbps,对于示波器与探头的带宽要求在2.5G以上.
由于从“0”到“1"的上升时间有时不到100ps,需要将PCB、连接器、电缆、过孔等作为一个系统进行考虑.在进行LVDS测试之前必须对互连电缆与PCB的阻抗进行测试,保证传输链路的信号完整性.对于这些传输线和连接器的分析要将时域与频域结合起来,采用物理层测试系统.
3。实现过程
3。1测试方法
测试采用ATE与专用测试仪器相结合的方法，同时解决以上测试难点。
3。1。1 硬件连接
本文采用的测试方法是：由任意信号发生器提供抖动注入作为被测芯片的干扰源；利用示波器观察信号的上升时间、眼图等；UltraFLEX完成一般直流参数、开关特性参数、功能测试，UltraFLEX自带微机完成各部分之间的通信.
任意信号发生器通过同轴电缆的方式连接到DUT（device under testing），信号输出通过差分探头的方式连接到高频示波器，并对被测芯片输出信号测试、记录测试结果并将测试结果传给微机。仪器间可通过GPIB或TCP/IP的方式进行通信。微机使用UltraFLEX软件对输入信号控制、仪器调用与测试结果输出，对测试实现全程控制。实装图如图1所示.
图1 实装图
3.1。2 软件开发
测试软件采用UltraFLEX的IGXL软件,该软件的底层语言为VBT，并添加VISA32。DLL,实现仪器间通信。调试阶段还可以使用NI的Measurement and Automation进行仪器指令的调试，保证仪器指令的正确性,缩短调试时间。由于是基于VBT进行编程，使用的语句比较简单很容易实现，主要使用到的是viOpen、viWrite、viRead、viClose等。通信的方式可以是GPIB和TCPIP，TCPIP的传输速度相对GPIB要快,软件实现方式基本相同。
3。2测试系统框图
本系统主要由任意信号发生器(AWG)、DUT、示波器、与测试设备UltraFLEX组成，如图2所示。
图2 系统框图
3.3测试实现
系统中AWG主要产生抖动注入,使用的是Textronix AWG7081C，示波器主要完成眼图与上升时间的测试，使用的是Textronix MSO70404,UltraFLEX主要完成其余电特性参数的测试与功能测试。
4．测试结果与分析
该方法最大的特点就是快速准确,测试结果以TXT格式输出一目了然。为了说明中间部分的平衡互联介质对测试的重要性.我们使用两种PCB对信号进行了测试对比。另外对眼图进行了测量,由于被测芯片的传输码比较简单，只进行了功能测试未进行误码率的测试。
4.1 信号完整性测试
由于LVDS的上升/下降时间的测试能反映信号完整性特性，我们使用PCB1与PCB2对LVDS的输出上升/下降时间进行测试，采用差分探头方式，两PCB上的输出都同时连接到系统通道,连接方式相同。对同一芯片进行测试，除PCB外其余测试条件全部相同.
4。1。1 测试结果比对
表1 两PCB上升/下降时间测试结果
PCB1
PCB2
PCB2割断通道后测试
上升时间
431。3ps
上升时间
6664 ps
上升时间
824.1 ps
下降时间
432。8ps
下降时间
591。1 ps
下降时间
510。8 ps
图3 PCB1和PCB2测试结果
从图中可以看出PCB1的输出信号在上升与下降过程中比较平滑,且上升与下降的时间比较短.处于某一电平时毛刺幅度小，上升与下降的时间相当。PCB2的信号电压电平的尖锐跳变是由阻抗失配引起的多次反射造成的，具体是传输线的不连续性导致了阻抗变化。上升的不平滑是另外一种不连续类型，虽然有多个阻抗不连续出现，在上升沿上只有一个反射.当将仪器通道部分的连接割断后,发现上升沿上的反射消除.但由于在绘制过程中考虑了通道部分的负载，所以造成了上升时间加长。
图4 PCB2去掉通道后的测试结果
4.1.2绘制PCB图比对
LVDS的接收器应尽可能靠近连接器。保证PCB上迹线长度最短,有利于板上噪声不会耦合到差分线上,不会通过电缆泄漏出去，使差分线间的扭曲最小.图5是PCB1与PCB2的测试端的线长。由图可以看出PCB1测试线长比较短,PCB2测试端的线长且中间段有过孔。
图5 PCB1和PCB2的测试端线长
以上结果可看出,PCB1的测试效果优于PCB2，对互连介质和PCB的阻抗测试非常重要。
4.2 眼图测试
眼图是用余辉方式累积叠加显示采集到的串行信号的比特位的结果，通过眼图形状特点可以快速地判断信号的质量.例如通过眼图可判断出信号可能有串扰或预（去)加重,测试方法、PCB布线是否有错误。 图6是本测试系统对某芯片的眼图测试结果。测试结果表明
该LVDS的失真度比较小，对定时误差的敏感度小，噪声容限大，过零点失真小.说明该系统串扰小、PCB布线好,能真实反映LVDS的信号质量。
图6眼图测试结果
5．结论
该系统可实现一键操作完成所有参数与功能同时测试，所以它的运行成本基本上就是专业仪器的折旧费和人工成本,测试成本比较低。它不仅用于LVDS接口芯片的测试和要求苛刻场合的二次测试，还可以对其它带LVDS接口的ADC和DAC产品进行测试。
该通用性的实施办法是制作测试高频多层DUT接口板即可。而高频多层DUT接口板是该测试系统中测试成本最低的部分。
它的通用性还表现在通过改变外围测试仪器和连接方式用于其它种类芯片的测试.这样可以提升和拓展该系统，充分使用专用仪器。
由结果可得出该方法可以快速的对LVDS信号的输入与输出特性进行分析。还具有很好的实际应用的可行性，现该系统已用于多款芯片的测试.
参考文献
［1]薛俊东，梁昊。Mutidrop连接模式下的LVDS信号质量测试[J],电子测量与仪器学报
［2］ TIA/EIA STANDARD, Electrical Characteristics of Low Voltage Differential Signaling（LVDS） Interface Circuits， TIA/EIA—644—A，February 2001。
［3］National Semiconductor LVDSGroup， LVDS Owner's Manual Low-Voltage Differential Signaling，3rd Edition，2004。
作者简介：张凯虹(1982-)，女(汉族）,山西文水人,硕士研究生,研究方向是大规模集成电路测试方法，目前主要研究电路有DDS、FPGA、ADC/DAC等。
4