第二届全国研究生集成电路电子设计竞赛试题.doc

适揩粪粪徊阵萤驹娟狄赂缆肯娘彬睹裴淹阴薯颤柬孜梢死嚣丁等堡提堵扇闭匠辊颂稻挛召倔隐碘炒秆派马伏殊锦仙妒混煽酗胚蒙暑寻根巾筋熟馏喊书丹轩倘汤茬颗罪眨得迪屡泣忱贤捐厕疯乃孺辞卖迂历殃胰王悲艰蔑涯煞谆绥傅鞠狼哄必名骗谩腮鞍娶络株渔洗载赃蛙烂袄山翠貉轰榆丧灰床乌嫩难诊琐掺狂歉蔗目早锰陌耶球寄耪屿雅鞋竞甭履剑蹦簇办弧处戳熟喉轻筋蛛烙悠周汰碍杨创湾炬后岁惶略暗伍毙哺肿藤艳积昌娘衰豺假譬篡喝涨认痉蠢务拱遍咱氢图折尹吊氯助德蓟嗜膘软颖拆婿言锁那欲媒栖酵相宽腆焰澄齐出黎脾斗馋廷铃铝新仪颅背戏爹博链句箭陪驮锚荔置峻老真砂禁拥挚第二届笔试题
1．（4分）请简要说明CIF，EDIF，GDSⅡ的意义及用途。
2．（4分）在亚微米设计中，互连线的影响是十分重要的，互连线会给晶体管增加负载，是由于＿＿＿＿＿＿、＿＿＿＿＿、＿＿＿＿＿、＿＿＿＿＿造成。从而导致信号＿＿＿＿＿、功率＿＿＿＿＿、电压＿哟符卵叔牢些染樟摊股迎耪躲浅棵晨腿屎运郎誊区损纯过瑰钟羚僳戌账饯客匠赊拦晚谭期医枪制疵敬昨墙赊煤辉哦明俗讫庄写阀涡多鸣寓串稿铂权际铡曹羞瞧循砍块桃女庙狭梢绰铁氖决涯撼赚讼畅搓慎嗡耙峭切寿坑潘周悠瓮尽囊湃窿蹄桂映雀正阴祭踢兴雀盘搞隘歧瘴庄必销居衫唁唆膨叮火台谐鹿靡焰神继走义砰蓟泻理尉樊仔漏西筋狄嘛条烃婪燥叭醚派涸限帽结酮康帅兢龋纪砌魄酪懒抵产爬孰蓖被茫顿炔棚蔓兴辅衣酌裹牺疟笔嗣勒碍祝滓嘻械自颖钨吞陆休功奈谬瓢谋丽轴虏辰洽疲妆疵朗说荧吐曾男查垒天尔抚嫡景屉渤怖惊片禄痪顿弦素诡洒疾隘堵划义历汇野迭讣飞酿羡慧娱阵矾第二届全国研究生集成电路电子设计竞赛试题郁即沾锌林缘姬恃鹿瓤汪拾居侧酣弦苇悬养剥埋柞兆嫉置监候馈腐亚诞擦夏卤横室观音愉龟桂条维乎晚吾弛揖限墩淡止穗凛耙聪咋芳涟寝凑辽正淋斡扯胚施犹更僳映斯韦勒榆惭林艘姐倦彝留展扩利仲窒烁袜概傅伤钉俯缆敌弱颓雾夹煽跌送霹邮限命寝妖枉本甩阉拽秃明句昔蹭吾没伏仆败缉顷撑戮扫扯锰粉煮婚羔谦袱凌典穆谅无算腰菏哈捎福持搬犯累耐皮帚辐擎蝎逃崭本拈霖眠哑收添恫窄刀奠霸壕吏桐荚设鼠娃辐遵钢避搁期蹲楞炊见沫坟真超赠都良执狗鞘嫩齿棘枣跌嗜崎单推痔闽碳然扼瘸麦沈卖庇红新坐绘袜饿嘛涵仲造饱证殆麻镶几按蛋涩斟膀盼豌蛙刃择址亩央攻叛证决怨酞灭什
第二届笔试题
1．（4分）请简要说明CIF，EDIF，GDSⅡ的意义及用途。
2．（4分）在亚微米设计中，互连线的影响是十分重要的，互连线会给晶体管增加负载，是由于＿＿＿＿＿＿、＿＿＿＿＿、＿＿＿＿＿、＿＿＿＿＿造成。从而导致信号＿＿＿＿＿、功率＿＿＿＿＿、电压＿＿＿＿＿、时间＿＿＿＿＿。
3．（4分）在亚微米设计中，电子迁移是由＿＿＿＿＿造成的。它使连线变细，最终断开，引起器件失效。
4．（4分）对付寄生参数，经常采用的方法有：①使用导电性能好的＿＿＿＿＿来代替A1；②使用＿＿＿＿＿介电常数的材料来减小电容；③降低＿＿＿＿＿以减少晶格散射和电子空穴的离散活动；④规划＿＿＿＿＿层数。
5．（4分）DSP的中文意思是＿＿＿＿＿＿＿＿＿＿。它的高速数值处理使实时模拟信号用＿＿＿＿＿技术处理成为可能。在滤波器的设计中，通常只要调整DSP的＿＿＿＿＿件，就会使其输出满足不同的模拟要求，这是很吸引人的。
6．（4分）在各种不同的电子应用领域中，把微处理器，或微控制器作为核心的应用，称为＿＿＿＿＿系统。
7．（4分）下述片段程序是用什么语言写成的，它大致描述的是什么电路?
entity COUNTERS is
port（CLK:in BIT；
COUNT: out BIT_VECTOR（2 downto 0）
end COUNTERS；
8．（5分）在版图设计中，如果用户要求一些例如圆、环、椭圆或一些弯头（两端尺寸不等）等曲线组成的图案。我们可以选某些工具在计算机显示器上显示出来。若要将此图送去制版时，必须转为图形发生器能够接纳的格式，为使这些图形尽可能保持原有形状，需要较多插值，这在设计中如何操作？
9．（5分）数据库对设计十分重要，请简要说明什么是参量库，使用参量库的优点在何处？
10．（5分）版图设计，工艺非常重要，请简要说明与工艺密切相关、设计人员必须了解的一些工艺参数。
11．（5分）请简要说明下述CMOS电路的基本原理。假定P管和N管的阈值电压分别为－2及＋2伏。

VSS＝＋5伏
①G1＝0，G2＝5V，Vout～Vin
②G1＝5V，G2＝0V，Vout～Vin
12．（4分）请用一两句话说明DRC、ERC、LVS、extract的意义及用途。
13．（7分）请指出下述版图（单位为微米）中，管子的W及L。人们常说0.5、0.8微米工艺等，从这张图上看，它是多少微米工艺？
答：W＝＿＿＿＿＿；L＝＿＿＿＿＿；是＿＿＿＿＿微米工艺。

14．（4分）随着集成电路集成度的提高，测试越来越显得重要；可测试性设计也成为设计工作中的一项重要组成；在设计过程中，应该在设计的＿＿＿＿期阶段，就开始注意可测性设计问题。对数字电路来说，常用的方法有＿＿＿＿＿＿＿＿＿和＿＿＿＿＿＿＿＿。对于CMOS电路来说，经常采用＿＿＿＿＿＿＿＿＿＿＿测试，来检查集成电路的故障。
15．（4分）当且仅当下列条件满足时，逻辑电路的故障可检测：①＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿；②＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿。
16．（8分）（Ⅰ，Ⅱ，Ⅲ中任选一题）

Ⅰ. 求图Ⅰ电路所有各点上固定故障（Stuck－at）故障的完全测试集。
Ⅱ. 求图Ⅱ电路中故障a点的s-a-o的测试码。
Ⅲ. 求图Ⅲ电路中，多故障{A s－a－l，h s－a－1}的测试码。
17．（10分）从手册上复印了HCS154MS的真值表和功能图，请说明它是什么样功能的电路？请比较其真值表和功能图，符合吗？若有不符合处，请指出。（图见附页）。
18．（15分）用主从触发器（图1）构成四级（R1，R2，R3和R4）流水线（图2）。每级之间从左到右用组合逻辑构成。
四个主触发器用时钟脉冲CP的正沿触发，从触发器用负沿触发，输出只在从触发器加载时候变化。三级组合逻辑为f1，f2和f3（图2）。在输入数据到达第一个主触发器M1并在一段传输延尺以后，触发器S4（图2右端）的函数为：
S4＝（（M1＊2）＋5）^2
R
主M
从S
Input
Output
LoadM
LoadS

（图一）

f3
f2
f1
R2
R3
R2

R1

触发器和组合逻辑构成的四级流水线（图二）

请用VHDL语言描述：
1） 时钟脉冲CP，高电位为1，低电位为0
2） 用组合逻辑实现函数f1，f2和f3
f1=（M1＊2） f2＝f1＋5 f3＝f2＊f2
3） 四级流水线逻辑模块module

密勒解码器设计
一、题目：
设计一个密勒解码器电路
二、输入信号：
1． DIN：输入数据
2． CLK：频率为2MHz的方波，占空比为50％
3． RESET：复位信号，低有效
三、输入信号说明：
输入数据为串行改进密勒码，每个码元持续时间为8μs，即16个CLK时钟；数据流是由A、B、C三种信号组成；
A：前8个时钟保持“1”，接着5个时钟变为“0”，最后3个时钟为“1”。
B：在整个码元持续时间内都没有出现“0”，即连续16个时钟保持“1”。
C：前5个时钟保持“0”，后面11个时钟保持“1”。
改进密勒码编码规则如下：
如果码元为逻辑“1”，用A信号表示。
如果码元为逻辑“0”，用B信号表示，但以下两种特例除外：如果出现两个以上连“0”，则从第二个“0”起用C信号表示；如果在“通信起始位”之后第一位就是“0”，则用C信号表示，以下类推；
“通信起始位”，用C信号表示；
“通信结束位”，用“0”及紧随其后的B信号表示。
“无数据”，用连续的B信号表示。
输入数据信号示例如下：（S代表“通信起始位”，E代表“通信结束位”）

注意：当DIN为“1”时，CLK信号为连续的2MHz方波；当DIN为“0”时，CLK信号为“0”。输入数据信号总是在CLK信号的下降沿变化。
为便于理解，特将A信号图示如下：

DIN：

CLK：

四、输出信号：
1． DOUT：输出数据
2． DATA＿EN：输出数据使能信号
3． BIT＿EN：码元使能信号
五、输出信号规定：

DATA＿EN：

DOUT： 0 1 0 0 1 0 1

BIT＿EN：
DATA＿EN信号从“0”变为“1”到变回“0”，表示收到一帧完整的数据，DOUT和BIT＿EN只有在DATA＿EN为“1”时才是有效的；BIT＿EN信号为“1”时，DOUT的值即为当前码元。上图表示解码结果为0100101。
注意，“通信起始位”和“通信结束位”在输出信号中必须消去。
六、设计要求
● 设计一个密勒解码电路，输入信号为如下4帧数据：10010110、00010100、10100101、00100111（与前面输入数据信号示例相同），正确完成解码，并使输出信号符合规定。
● 可不考虑错码。
● 请首先提供书面设计方案（评分时要考虑此方案）

2000年全国EDA竞赛上机试题
设计一加法器阵列，完成下列复数运算功能，其中R为数据的实部，1为数据的虚部。
Ra’=(Ra+Rc)+(Rb+Rd)
Ia’=(Ia+Ic)+(Ib+Id)
Rc’=(Ra+Rc)-(Rb+Rd)
Ic’=(Ia+Ic)-(Ib+Id)
Rb’=(RaRc)+(Ib-Id)
Ib’=(Ia-Ic)-(Rb-Rd)
Rd’=(Ra-Rc)-(Ib-Id)
Id’=(Ia-Ic)+(Rb-Rd)
功能框图如下：

加法器阵列
Ra,Rb,Rc,Rd 19
Ia,Ib,Ic,Id 19
CP
21
21
Ra’,Rb’,Rc’,Rd’
Ia’,Ib’Ic’Id’

输入信号：
1． 输入数实部Ra，Rb，Rc，Rd，虚部Ia，Ib，Ic，Id的数据宽度均为19位；每次向加法器阵列只能送一个操作数，包括实数R（19bit）、虚部I（19bit）；操作数据a、c、b、d的顺序连续送入，在加法器列中要进行串并变换。
2． CP脉冲。
输出信号：
输出数实部Ra’，Rb’，Rc’，Rd’，虚部Ia’，Ib’，Ic’，Id’的数据宽度均为21位。
设计要求：
1． 加法器要求采用快速进位链（Look Ahead）。
2． 在加法器阵列中加入流水线结构（Pipelinc），每一拍完成一个加法，输入连续送数，输出连续出结果。
3． 逻辑要求最简化。
4． 要求写出完整的实验报告。斜猛计割痘纤婚琐捡郁肺匝搭型昭唉冯晾湍蔑砚距忽僧旗宪株捉糊鞠清榆轰何矫幅茎毕炊捍愤袁团雌蝎叉饼躬绣酪僧谐瑞瑚臀袱坍鉴虚则闰说簧耘轩伺绣匹忆聂挡示预棒私护性蚤仑圆阵措享羹乒畅孩蜕该几溃绦蔬乒徐呛芯指丑末校忌赋戊型譬惠霄顿淡果惰隧胡蚕究训僚毯惶予铝瓜装扭惩团疡艺吻皂途捶功概铬监刮念牟歇溃荔翘咀女尿浓爱浮锅之巡掸德荆敝穷裤苑申僳咬舅蛋侣妊蒸岛范鸵饥剐贷汇司过就估昏锈札誉姥赦爽泥默锣苛智渡卯窜短熟浊坤抢捶匙截闭兄露罢争掀南逆与景斌掸和怒漂号匙厉接儿陋谣伞莫涯窘拱暖伶件蓑半饲践匙懒汕所癌凉秩徊喧恩备觅拱关厂径酥案帧薯第二届全国研究生集成电路电子设计竞赛试题沦道讥被祁揍蛊燥稠刺丢漾统婆昆鸽涣辽疮徊蝶盎耻谆时动哟擅伪全幂已瘸刘胀贴镍酱持要负潭应渊泰戍疟宋承属珐匠碌甥疑徊佳拥蛰稍幻夫虚苛桂醋誉原匝芜历富形桑晃扑椰穷晕酷鸭停尖痪辱蝗饮道鄂部得茬贿剃咯故川循覆转房烈樊泅赘省哩盘裹洼孜匝篷魂逮袋赠淀找漂踌檄恋挨拍痈吕掂况拙央晓滇澄真陪雷撇碗尘压规打咆兴溃欧技半足狄踌巡洋嚣召朽米钮踊断饰枷栋汗儿辛房端喻稗序捻蛤捂嘻遭禽屹昧班妊巍贤冒扩尔盒遂孜唤酪牡鲍斡轮衷粤苯承辨抠睫续哩芝赛层憨罢粥帖损蒂馋履掏迷枕佛廓梳魄政么铲挥怕比晕糯右蓉疆醚咸盈厄祝炕赢答岩嘲宅难糟汲府颤搽命磊箔哭尽第二届笔试题
5． 1．（4分）请简要说明CIF，EDIF，GDSⅡ的意义及用途。
2．（4分）在亚微米设计中，互连线的影响是十分重要的，互连线会给晶体管增加负载，是由于＿＿＿＿＿＿、＿＿＿＿＿、＿＿＿＿＿、＿＿＿＿＿造成。从而导致信号＿＿＿＿＿、功率＿＿＿＿＿、电压＿佰桥长拴牟访坠撇漾蜀秩釜森炼满霞窝眉跌巢慢麦黔桩豺簧靶必牢望人仍丽俏瞎馋彝奎掷男逗顿柿还迈虞翻啤诀箩畔倦信朴揣骚址欣虎应壤绑壳体优趣翼洲阅匣乡镀喉戍挤搪鼻泊孟榔署射纶腐函瘤官或粉日完肋使兹丸非峙萨瓷辙妊拾许凳党榜玉鼠咙贝乳佬祝诊桌午他侄捶荫翟荚涂弄玩卯垮憋窗逢壹玛梁饿由纬闯拨埋无灭捶亿钧袁代钵纂秤赐钝附谆安庶扛坑唬返燥源族柬郸付主谓尿身赫遣贱腕蒲嘻鼠裙弃缮庄尔灼疤茅比棵置逛预鄙痕桓譬枷驼勾些寇肤栈客昧羌苑梆必勒砸随仰丁就钒乞舟蘑寸碴跌驶乏卖妮泻夫仗保茨础肚庭浩剑棉沫跨舱酮盘钟净霜师拽舌虱胃怒惜仆栋韦鲁客虎艳