基于LEdit的集成电路版图设计.doc

成都信息工程学院 光电技术学院毕业设计论文 毕业设计（论文） - 基于LEdit的集成电路版图设计专 业 班 次 姓 名 指导老师 信息学院 二00九年六月 摘要集成电路版图是电路系统与集成电路工艺之间的中间环节，集成电路版图设计是指把一张经过设计电子电路图用于集成电路制造的光刻掩膜图形，再经过工艺加工制造出能够实际应用的集成电路。画电路元器件的版图需要熟练使用版图设计软件，熟悉电路知识和版图设计规则，掌握MOS管，电阻，电容等基本元器件的内部结构及版图画法，通过对门电路和主从JK触发器电路的版图设计，熟悉电路元器件的版图布局，元器件版图间的连线等设计方法，在版图设计规则无误的前提下做到电路的版图结构紧密，金属连线达到最优化的目的;本文的主要任务是掌握MOS管，电阻，电容等基本元器件的内部结构及版图画法，通过主从JK触发器电路的版图设计，掌握版图布局及元器件版图间的连线等设计方法。关键词 LEdit软件 版图设计 Abstract The layout of integrated circuit is the intermediate link between the circuit systematic technology of integrated circuit, the territory design of integrated circuit denotes to seek one via design electronic circuit, is used in the photoetching of the production of integrated circuit to cover membrane graph, happen again via technology processing production can the integrated circuit of actual application. The layout needs of drawing circuit components are skilled to use layout design software, familiar circuit knowledge and layout design rule, grasp MOS pipe, the internal structural and layout technique of painting of the basic components such as resistance and capacity is designed through the layout of the circuit of the house opposite and the JK trigger circuit of principal and subordinate, it is close that the even line etc. design method between components layout and the layout of familiar circuit components accomplish the layout structure of circuit under the layoutdesign regular prerequisite without mistake, metal links the purpose with the line reaching optimization. The major task of this paper is to grasp MOS pipe, the internal structural and layout technique of painting of the basic components such as resistance and capacity is designed through the layout of the JK trigger circuit of principal and subordinate, grasp the even line etc. design method between territory layout and components layout. Key Words： LEdit software layout 目录 第一章 绪论.4第二章 版图设计基础 .62.1 集成电路版图设计软件概述.62.2 Tanner软件的L-Edit介绍.62.3 L-Edit具体使用.72.4 基本对象编辑.92.5 基本设计编辑.102.6 颜色及调色板的设置.102.7 设计规则检查.112.8 小结.11第三章 版图设计基础.12 3.1 版图设计规则.123.2 基本器件的版图设计.173.3 小结.27 第四章 主从JK触发器的版图设计.294.1 主从JK触发器.29 4.2 主从JK触发器组成分析. .304.3 主从JK触发器的版图设计.374.4 小结.41参考文献.43致谢.44 第一章 绪论 集成电路版图设计是非常重要的一个设计工作。任何集成电路芯片的功能要实现都需要外围电路板的支持。电路板将各种器件和模块集成到一起来接受输入和输出，以完成综合处理功能。集成电路设计工作中涉及到诸多的关键技术包括：线路和逻辑设计、版图设计、工艺设计与实现，现在又加上微型封装和系统测试。其中，版图设计是集成电路设计成败的关键。有人称Layout设计是一种布图艺术，再好的仿真也要由版图来实现。逻辑设计版图设计工艺设计与制造封装测试图2-1 集成电路设计基本流程对于一个典型的集成电路IC设计的开发流程，可以分为：代码输入，用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码。使用的语言输入工具可以是VISUALHDL、RENIOR等，图形输入则有Composer（Cadence）、ViewLogic（VIEWDRAW）；然后进行电路仿真，将VHD代码进行逻辑仿真，验证设计的功能描述是否正确。对于数字电路的仿真工具也有很多，比如：Verolog的Candence VeroligXL、SYNOPSYS VCS；VHDL的CADENCE NC-vhdl、SYNOPSYS VSS，而对于模拟电路的仿真工具则可以选用AVANTI HSpice pspice等。对于Synthesis Tools做为逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿真中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电路仿真阶段进行再仿真。最终仿真结果生成的网表一般称为物理网表。集成电路的布图设计是指一种体现了集成电路中各种电子元件的配置方式的图形。虽然世界各国的立法均通过保护布图设计来保护集成电路，但关于布图设计的名称却各不相同。美国在它的半导体芯片保护法中称之为“掩模作品”(maskworks)，在日本的半导体集成电路布局法中称之为“线路布局”(circuitlayout)；而欧盟及其成员国在其立法中称布图设计为“形貌结构”(tohography)。集成电路的设计过程通常分为两个部分：版图设计和工艺。所谓版图设计是将电子线路中的各个元器件及其相互连线转化为一层或多层的平面图形，将这些多层图形按一定的顺序逐次排列 构成三维图形结构；这种图形结构即为布图设计。制造集成电路就是把这种图形结构通过特 定的工艺方法，“固化”在硅片之中，使之实现一定的电子功能。所以，集成电路是根据要实现的功能而设计的。不同的功能对应不同的布图设计。集成电路版图设计是连接设计与制造工厂的桥梁，主要从事芯片物理结构分析、版图编辑、逻辑分析、版图物理验证、联系代工厂、版图自动布局布线、建立后端设计流程等。通过EDA设计工具，进行集成电路后端的版图设计和验证，最终产生送交供集成电路制造用的GDSII数据。他们是连接设计与制造工厂的桥梁，主要从事芯片物理结构分析、版图编辑、逻辑分析、版图物理验证、联系代工厂、版图自动布局布线、建立后端设计流程等工作。为此，必须懂得集成电路设计与制造的流程、原理及相关知识，更重要的是，需要掌握芯片的物理结构分析、版图编辑、逻辑分析、版图物理验证等专业技能。集成电路版图设计师就是高科技催生新职业的代表。集成电路版图设计职业伴随IC产业的发展而产生,由于国内起步较晚，工作内容中科技含量较高,对从业人员的专业知识和技能要求较高，IC版图设计人员是IC行业的紧缺技术人才之一。集成电路版图设计国家职业资格设“中级、高级、技师和高级技师”4个等级，分别是版图设计员、助理版图设计师、版图设计师、高级版图设计师。由于集成电路版图在集成电路中扮演非常重要的角色，所以凝结了设计思想和研发技术。集成电路版图具有无形性，版图设计中的器件配置和布局设计是抽象而无形的，而且这种设计的结果可以被现在的反向工程来得到集成电路的版图设计，从而了解电路的功能、设计思路和方面等技术成果。所以未来保护版图设计者的脑力劳动成果和技术创新积极性，需要并且应该对集成电路的版图设计进行知识产权的保护。世界知识产权组织的关于集成电路的知识产权条约对版图设计的知识产权也进行了保护。 第二章 版图设计软件我们在学习版图设计理论知识之后，对版图的知识有了一个大致的了解，但是，版图设计所需的软件是必须的，这是我们画版图必须要用的，因此对版图软件的认识非常重要。这一章节对版图软件作一个简单的介绍。2.1 集成电路版图设计软件概述集成电路版图设计软件有很多种，每个公司所用的电路版图设计软件也会不尽相同，画版图所用的软件比如有virtuoso，Cadence，Tanner等。我画版图所用的软件是Tanner，因此，我将重点介绍一下Tanner软件，Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows平台的用于集成电路设计的工具软件。该软件功能十分强大，易学易用，包括S-Edit，T-Spice，W-Edit，L-Edit与LVS，从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛，具有很高知名度。L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块，具有高效率，交互式等特点，强大而且完善的功能包括从IC设计到输出，以及最后的加工服务，完全可以媲美百万美元级的IC设计软件。L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器（DRC）、组件特性提取器（Device Extractor）、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library，这些模块组成了一个完整的IC设计与验证解决方案。L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。2.2 Tanner软件的L-Edit介绍 L-Edit是一个图形编辑器，它允许生成和修改集成电路掩模版上的几何图形。鼠标接口允许用户执行一般图形操作。既可使用鼠标访问下拉菜单也可以使用键盘来调用L-Edit命令。(1) 文件和单元 使用文件、单元、连接器、掩模基元来描述布局设计，一个文件可以有任意多个单元组成，在典型设计中，这些单元可以有层次关系，也可以相互独立，单元可以包括任意数量的掩模基元和连接件，以及两者的组合，掩模单元由矩形、图、直线、多边形和技术层端口组成。(2) 层次 完全层次性的单元可以包含别的单元的连接件。一个连接件是一个单元的“拷贝”；如果编辑连接单元，这种改变将反映到那个单元的所有连接件上。L-Edit对层次不作限制。单元可以包含单元的连接件，被包含的单元又可以包含别的连接件。这样就形成了单元层次。在层次结构中可以有任意级。L-Edit不能用于分离的层次结构，连接件和基元几何图形都可以存在于层次结构的任意级中的同一单元内。(3) 单元设计 L-Edit是一个低层次的，全定掩模编辑器，该编辑器不能执行层的自动转换。(4) 层规划L-Edit是一个高层规划工具。用户可以选择要显示的连接件，它显示一个边框，中间显示单元名，也可以显示掩模几何图形。使用内部隐藏时，可以操作用户设计的大型芯片级块，以获得所需要的层规划。用户可使用用于操作基元的几何图形的命令。(5) 文件格式L-Edit能输出两种掩模布局交换格式（CIF,GDS）以及Tanner Research公司的二进制数据库的格式TDB（Tanner Data Base），L-Edit能够读取CIF（Caltech Intermediate Form）和TDB文件。2.3 L-Edit具体使用讲解下面的所有操作都是建立在WINDOWS下的Version 7.12基础之上在安装好Tanner软件后，会出现如下几个版图设计软件的应用快捷图标如图2-1： 图2-1 快捷图标键我们需要绘制所需的电路原理版图，需要单击需要单击第五个图标L-Editv11.1，然后会出现如下图所示的版图设计界面：2.3.1 L-Edit屏幕 （如图2-2所示）分三个主要部分:方式杠，菜单杠，工作区 图2-2 L-Editv11.1窗口编辑区 2.3.2 方式杠是屏幕左方的垂直空间，它显示了当前L-Edit操作的信息。显示的信息包括文件和单元名，层色和色彩选择，画绘图工具和鼠标功能。鼠标键功能的区域在状态或选择有变化的情况下会自动更新，以反映鼠标的当前功能。2.3.3 菜单杠 是屏幕顶部的水平空间，在菜单杠中可以看到下拉式菜单标题的名字File, Edit, View, Draw, Cell, Setup, Tools, Windows, Help（如图2-3），每个菜单都为L-Edit功能列出了指令。鼠标允许用户显示一个菜单以及选择一个执行指令。 图2-3 L-Editv11.1窗口中菜单栏中部分功能标题项 以下是对各种菜单及其功能的简要描述：File菜单为读写设计文件和打印提供指令Edit菜单提供了主要的编辑指令View菜单为操作或修改工作窗口提供了指令Cell菜单为开、关及各种操纵单元提供了指令Setup菜单提供了一些指令，这些指令控制者不同的定制选择，如调色板，层设置等Tools菜单为主要的实用程序，如设计规则检验器（DRC）,布线器（Place and Route）Windows菜单为浏览窗口Help菜单为帮助文件2.3.4工作区是屏幕上的其他部分，它定义了一个可以建立、观察和编辑目标的窗口。L-Edit窗口可以移动到一个新的布局区里或能增大它的放大率以及包含一个更大的区域。可以根据所需细节的多少的情况来使用这些技术来观察整个布局区。2.3.5使用鼠标基本的L-EDIT是通过鼠标来完成的，指、点、拉这些基本的鼠标技术允许用户建立、移动以及选择目标，还允许从L-EDIT下拉菜单中选择指令。2.4 基本对象编辑2.4.1 L-Edit支持对象L-Edit支持九种对象：框、直线、图、多边形、圆形、扇形、圆环形，端口和单元连接元件，所有对象可以用同样的方式来建立和编辑，移动和选择。L-Edit不能对用户绘制的图形进行修改。L-Edit是面向对象的设计工具，而不是位图编辑器。2.4.2 选择技术层单击屏幕左边用于技术层选择的彩色正方形中的左鼠标键。彩色正方形将凹陷以确定当前层，用户生成的所有目标将在这一层中绘出。2.4.3 隐藏和显示层当指向层区中的某一技术层时，击中鼠标右键时，会弹出有关改层及所有层的隐藏、显示等各种选择。 2.4.4 特殊层 L-Edit包括许多为自身使用的专用层，这些层与L-Edit环境中的多种结构相对应，栅格、起点、拖动框、单元轮廓和错误的出现是可以控制的，就像控制几何图形层那样。2.5 基本设计编辑 介绍用于建立和编辑作为整个IC布局的基本模块的设计单元的基本函数2.5.1 单元的构成单元主要由两大部分组成，单元基元（primitives）是描述单元功能的实际单元内容和目标。单元连接器（instances）将单元与其他单元连接起来。一个连接器包含了两个单元连接时的位置和方向信息。在有效设计中，单元、它们的基元和连接器结合在一起，构成了一个倒置的数状层次结构。2.5.2 单元的使用、打开、及拷贝可以在Cell下拉菜单栏中进行使用单元，打开已存单元，编辑新的单元和拷贝单元等的有关操作。2.5.3 连接元件单元连接件（instances）用于将单元放到布局中特定的位置和方向构造单元布局。这样如果一个单元在设计中多次用到，改变那个单元可以一次完成，这种改变将反映到那个单元的所有连接元件上。2.5.4 显示单元和连接单元在L-Edit中可以用View菜单下的Show/Hide inside 命令来显示两个连接起来的单元的关系。2.5.5 追加单元(Append)Append命令可用于把一个单元拷贝到另一个存在的单元上，追加命令可以拷贝单元的连接元件和基元，并把它们和目标单元连接起来。2.6 颜色及调色板的设置2.6.1 层配置 L-Edit支持无限多的设计层，每层的物体图案都用唯一的一种颜色和点阵图案进行填充，且可以根据需要改变。在Setup菜单的Layer命令还可以用来编辑当前设计文件的层结构，而且还可以修改生成屏幕层的颜色、图案，如图2-4 图2-4 层结构定义2.6.2 调色板配置L-Edit的调色板包含256种不同的颜色，要修改颜色调色板，可从Setup菜单中选择Palette命令。2.7 设计规则检查L-Edit允许使用设计规则检查器（DRC）来检查一个单元中的元素中有那些与几何约束冲突。这些规则的准确性质取决与制造你所设计的芯片的厂商所作的规定。例如一个设计规则可能是对某个层上两个分离物体之间的最小距离的要求，可以据此要求设置参数，然后执行DRC来检查设计是否与规则冲突。设计规则可以用Setup菜单下的DRC命令设置，以图2-5为例， 图2-5 N_well 最小宽度参数的设置和定义 2.8 小结以上对 Tanner软件的L-Edit的界面作了简单的描述，对L-Edit有了一个初步的认识，这对后章节绘制版图做了基础性的铺垫。 第三章 版图设计基础3.1版图设计规则 集成电路的制造必然受到工艺水平技术的限制，受到器件物理参数的制约，为保证物理参数的制约，为保证器件正确工作和提高芯片的成品率，要求设计者在版图设计时遵循一定的设计规则，这些设计规则直接由流片厂家提供。设计规则（design rule）是版图设计和工艺之间的接口。符合设计规则的版图设计是保证工艺实现的第一个基本要求。有分别以m（micron）和以（lambda）为单位的两种设计规则。以m为单位的设计规则则是一种绝对单位，以为单位的设计规则则是一种相对单位。如果一种工艺的特征尺寸为sm，通常选取值等于s/2m 。选用为单位的设计规则主要与MOS工艺的成比例缩小相关联。人们可以通过对值的重新定义很方便的将一种为工艺设计的版图改变为适合另一种工艺的版图，大大节省了集成电路的开发时间和费用。集成电路版图上的基本图形仅限于正多边形（rectilinear polygons），即由水平和垂直线段构成的封闭图形，但有些工艺准许带45角的多边形。设计规则主要包括各层次的最小宽度、层与层之间的最小间距以及最小交叠等。3.1.1 最小宽度 （minwidth） 最小宽度是指封闭几何图形的内边与外边的最小距离，如图3-1和图3-2所示。 图3-1 最小宽度定义 3m 图3-2 metal 1 最小宽度为3m再利用DRC（设计规则检查时）对版图进行几何规则检查时，对于宽度低于规则中指定的最小宽度的几何图形，该软件将给出错误的提示。表3-1列出了某CMOS工艺中各版图层的线条最小宽度。 表3-1 某CMOS工艺中各版图层的线条最小宽度 层（Layer） 最小宽度（minWidth） 单位：0.2m N阱（n well） 12 扩散层（p_plus_select/n_plus_select) 2 多晶硅（poly） 2 有源区（Active） 3 接触孔（contact） 22（固定尺寸） 第一层金属（metal） 3 接触孔（vial） 22（固定尺寸 第二层金属（metal2） 3 第二层多晶硅（Electrode） 3 接触孔（vial2） 22（固定尺寸） 第三层金属（metal3） 5 3.1.2 最小间距（minsep） 最小间距指各几何图形外边界之间的最小距离，如图3-3所示。最小间距3m 图3-3 metal 1与metal 1 之间的最小间距为3m 图3-4是违反设计规则最小间距的图例：间距为1.5m 图3-4 违反最小间距规则通过DRC检查，将会出现如图3-5所示的系统的错误提示。 图3-5 metal 1与metal 1 之间的最小间距应不小于3Mircons 图中给出了错误的地方：metal 1与metal 1 之间的最小间距只有1.5Mircons表3-2列出了某一型号0.35m cmos工艺版图各层图形之间的最小距离 表3-2 0.35m cmos工艺版图各层图形之间的最小距离 最小宽度 nwell active poly p_lpuls_select contact metal1 vial1 （minsep） n_lpuls_select 单位0.2m Nwell 18Active 6 3Poly 1 3p_lpuls_select 3 2n_lpuls_selectContact 2 2 3metal1 3vial1 2 2 2 33.1.3 最小交叠(minoverlap) 交叠有两种形式： (1)一几何图形内边界到另一图形的内边界长度(overlap)，如图2-6所示： 图3-6 overlap (2) 一种几何图形外边到另一种几何图形的内边界长度(extension)，如图3-7所示： Y X 图3-7 extension对于图3-6的情况，我在画版图时几乎没有遇到那类的，但是对于图3-7所示的最小交叠情况遇到的比较多，对于图3-7的交叠情况可用图3-8和图3-9所示的情况来真实的感受一下： 图3-8 contact（接触孔）与metal1（金属一层）违反版图最小交叠规则 图3-9 contact（接触孔）与poly（多晶硅）违反版图最小交叠规则表3-3列出了某型号0.35m CMOS工艺版图各层图形之间的最小交叠。 表3-3 某型号0.35m CMOS工艺版图各层图形之间的最小交叠 X n_well active poly p_lpuls_select contact metal1 vial1 Y n_lpuls_selectn_well 6ActivePoly 2 p_lpuls_select 2n_lpuls_selectContact 1.5 1.5 1metal1 1vial1 13.1.4 版图检查 虽然版图在设计规则中一直按照特定的电路图展开，并遵循一整套的设计规则，但是当版图完成时还可能存在一些由于人为各种因素的影响（比如眼睛疲劳）而出现一些错误，特别是大规模集成电路尤其如此。其原因很简单，大规模集成电路的版图是成千上万个元件和几何图形的有机组合体，在设计过程中有成千上万次的操作，忽略、添加和错误在所难免。于是版图的检查对于设计一个能正确实现预定功能的集成电路是非常重要和必要的。版图检查的任务大小分为三个过程：设计规则检查（DRC),电路规则检查（ERC），版图和电路图对照（LVS）。对于设计规则检查（DRC)，每种集成电路工艺都有一套贯穿于整个制造过程的技术参数，这些参数通常由所用的设备决定的，或者通过实验测量得到的。它们可能是极致、区间值或最优值。另一方面，为了实现在芯片上的测试和封装，焊盘要有适当的大小和布局。根据这些参数，工艺厂家会制定出一套版图设计规则。每一个版图都应该遵循确定的规则进行设计。在画版图的过程中要不时的进行设计规则检查。没有设计规则错误的版图是技术上能够实现芯片功能的前提。设计规则检查（DRC，design rule check)的任务是检查发现设计中的错误。运行DRC，程序就按照相应规则检查文件运行，发现错误时，会在错误的地方做出标记（mark），并且做出解释，这样设计者就可以根据提示来进行修改。3.2 基本器件的版图设计3.2.1 图元从理论上讲，根据3.1节将讲的设计规则内容，就可以画版图了。但是，仅根据这些规则来设计版图，还是难以入手的，因为电路所涉及的每一种元件都是由一套掩膜决定的几何形状和一系列物理、化学和机械处理过程的有机组合。这些组合工艺线开发的结果，对版图设计着来讲，工艺能够制造的有源元件和无源元件的版图应该作为工艺图形单元库，简称为图元库，是事先从工艺厂家得到的。必要