计算机组成与结构部分习题及答案.doc

计算机组成与结构部分习题及答案（仅供参考）第四章 主存储器一、选择题1、 关于主存下列叙述正确的是（C）A 主存的速度可与CPU匹配。B 内存是RAM，不包括ROMC 辅存的程序调入主存中才能执行D辅存中不能存放程序，只能存放数据2、 断电后将丢失信息的是（B ）A）ROM B）RAM C）磁盘 D）光盘3、 关于主存下列叙述正确的是（A）A CPU可直接访问主存，但不能直接访问辅存B CPU可直接访问主存，也直接访问辅存C CPU不能直接访问主存，也不能直接访问辅存D CPU不能直接访问主存，但能直接访问辅存4、 16K32位存储芯片的数据线有（C ）A）5条 B）14条 C）32条 D）46条5、 16K32位存储芯片的地址线有（B ）A）5条 B）14条 C）32条 D）46条6、 半导体静态存储器SRAM的存储原理是（A ）A）依靠双稳态电路保存信息 B) 依靠定时刷新保存信息C）依靠读后再生保存信息 D）信息存入后不在变化7、 动态RAM是指（C ）A）存储内容动态变化 B) 需动态改变访问地址C）需对存储内容定时动态刷新 D）每次读都要重写动态RAM的基本单元电路。常见的动态RAM基本单元电路有三管式和单管式两种，它们的共同特点都是靠电容存储电荷的原理来寄存信息的。若电容上存有足够多的电荷表示存“1”，电容上无电荷表示存“0”。电容上的电荷一般只能维持12ms，因此即使电源不掉电信息也会自动消失。为此，必须在2ms内对其所有存储单元恢复一次原状态，这个过程叫再生或刷新。由于它与静态RAM相比，具有集成度更高、功耗更低等特点，因此目前被各类计算机广泛应用。由Tl、T2，T3三个MOS管组成的三管MOS动态RAM基本单元电路：读出时，先预充电使读数据线达高电平VDD，然后由读选择线打开T2，若Tl的极间电荷Cg存有足够多的电荷(被认为原存“1”)，使T1导通，则因T2、Tl导通接地，使读数据线降为零电平，读出“0”信息。若Cg没足够电荷(原存“0”)，则T1截止，读数据线为高电平不变，读出“1”信息。可见，由读出线的高低电平可区分其是读“1”，还是读“0”，只是它与原存信息反相。写入时，将写入信号加到写数据线上，然后由写选择线打开T3，这样，Cg便能随输入信息充电(写“1”)或放电(写“0”)。为了提高集成度，将三管电路进一步简化，去掉Tl，把信息存在电容Cs上，将T2、T3合并成一个管子T，得单管MOS动态RAM基本单元电路。读出时，字线上的高电平使T导通，若Cs有电荷，经T管在数据线上产生电流，可视为读出“1”。若Cs无电荷，则数据线上无电流，可视为读出“0”。读操作结束时，Cs的电荷已泄放完毕，故是破坏性读出，必须重写。8、 计算机主存储器读写的时间数量级为（D）A）秒 B）毫秒 C）微秒 D）纳秒9、计算机主存由（D ）A）RAM组成 B) ROM组成C）ROM与RAM组成 D）内存与外存组成10、用户程序所放的主存空间属于（B）A）RAM B) ROMC）ROM与RAM D）内存与外存11、在下列存储器中，( A )可以作为主存储器。A 半导体存储器 B 硬盘 C 光盘 D 磁带12、关于主存，以下叙述正确的是（A）A 主存比辅存小，但速度快。B 主存比辅存大，且速度快。C 主存比辅存小，且速度慢。D主存比辅存大，但速度慢。13、EPROM是指(D ) A.随机读写存储器 B.只读存储器 C.可编程只读存储器 D.紫外光可擦除可编程只读存储器14、下列说法正确的是(C ) A.半导体RAM信息可读可写，且断电后仍能保持记忆 B.半导体RAM属易失性存储器，而静态RAM的存储信息是不易失的 C.静态RAM、动态RAM都属易失性存储器，前者在电源不掉时，不易失 D.静态RAM不用刷新，且集成度比动态RAM高，所以计算机系统上常使用它 15、CPU不能直接访问的是( D) A.RAM B.ROM C.内存 D.外存16、存储器的字线是(A )A.存储体与读写电路连接的数据线.它们通过读写电路传送或接收数据寄存器的信息.一个数据寄存器的位数正好是机器字长,故称为字线B.存储器的数据线.其线数正好与数据寄存器的位数相对应C.经地址译码器译码之后的存储单元的地址线D.以上三种说法都不对17、CPU可随机访问的存储器是（B ）A。光盘存储器B。主存储器C。磁盘存储器D。磁带存储器18、和MOS和RAM比较，双极型RAM的特点是（A ）A。速度快，集成度低，位功耗高 B。速度快，集成度高，位功耗高C。速度快，集成度低，位功耗低 C。速度慢，集成度高，位功耗底19、字位结构为1M*4位的DRAM存储芯片，其地址引脚与数据引脚之和为（C ）A。28 B。14 C。24 D。12二、填空题1、 1GB=1024 MB= 1024*1024 KB =1024*1024*1024 B.2、 计算机中的存储器用于存放程序和数据。3、主存储器的主要性能指标有主存容量主存容量、存储器存取时间、存储周期时间。4、要组成容量为4K8位的存储器，需要_8_片4K1位的静态RAM芯片并联，或者需要_4_片1K8位的静态RAM芯片串联。5、 静态RAM是利用触发器电路的两个稳定状态来表示信息“0”和“1”，故在不断开电源时，可以长久保持信息；动态RAM利用电容器上存储的电荷来表示信息“0”和“1”，因此需要不断进行刷新。三、简答题1、 简述SRAM与DRAM的主要区别。 DRAM的优点：1. DRAM的功耗仅为SRAM的1/62. DRAM的价格仅为SRAM的1/4 DRAM的缺点 1DRAM由于使用动态元件（电容），速度比SRAM低。2.DRAM内容需要再生，故需配置再生电路 因此，容量不大的高速存储器大多用静态RAM实现，如高速缓存（Cache）。SRAM的存储单元由双稳态触发器构成，它不需要刷新，读出之后不需要重写 2、 在已有的芯片基础上，如何进行位扩充、如何进行字扩充。位扩充：连接方式是将多片存储器的地址线、片选CS、读写控制端RW相应并联，数据端分别引出。 1）地址的总位数不变，总存储器字容量（字数量）不变。 例如，芯片的地址线是A0A13，存储器的地址总线还是A0A13 。 2）数据线的位数增加，增加的数量等于各芯片位数之和。 例如，共两个芯片，每个芯片4位，总存储器的数据总线是8位。 字扩展：只在字向扩充，而位数不变。 将各芯片的地址线、数据线、读写控制线相应并联，而由片选信号来区分各芯片的地址范围。 1）地址的总位数增加，总存储器字容量增加。字容量增加等于各芯片字容量乘以芯片个数。 例如，芯片的字容量是16K，4个芯片，总存储器的字容量为416K=64K。 2）数据线的位数不变，总存储器的数据总线位数等于各芯片位数。 例如，共4芯片，每个芯片8位，总存储器的数据总线是8位。第五章 指令系统一、选择题1、 指令系统采用不同寻址方式的目的是（B）A）增加内存容量 B) 缩短指令长度、扩大寻址空间C）提高访问内存的速度 D）简化指令译码电路2、 指令操作所需的数据不会来自（D）A）寄存器 B) 指令本身 C）主存中 D）控制存储器3、 关于机器指令的叙述不正确的是（D ）A）机器指令系统是计算机所具有的全部指令的集合。B) 机器指令通常包括操作码、地址码两部分，按地址个数分为零地址指令、一地址指令、二地址指令、三地址指令。C）机器指令的长度取决于操作码长度、操作数地址长度、操作数个数。D）系列计算机是指指令系统完全相同、基本体系结构相同的一系列计算机。4、 下列说法不正确的是（C）A）变址寻址时，有效数据存放在主存。B) 堆栈是先进后出的随机存储器。C）堆栈指针的内容表示当前堆栈内所存放的数据个数。D）内存中指令的寻址和数据的寻址是交替进行的。5、 关于寻址方式的叙述不正确的是（D ）A）寻址方式是指确定本条指令中数据的地址或下一条指令地址的方法。B) 在指令的地址字段中直接指出操作数本身的寻址方式称为立即寻址方式C）基址寻址用于为数据和程序分配存储区域，支持多道程序和程序浮动。D）变址寻址与基址寻址类似，没有本质的区别。6、 在相对寻址方式中，若指令中的地址码为X，则操作数的地址为（B ）A）X B) （PC）+X C）X+段地址 D）X+变址寄存器7、 堆栈中保持不变的是（B）A）栈顶 B) 栈底 C）堆栈指针 D）栈中的数据8、 设变址寄存器为X，形式地址为D，（X）表示寄存器中的内容，变址寻址方式的有效地址可表示为（A ）A）EA=（X）+D B) EA=（X）+（D）C）EA=（X）+D）D）EA=（X）+（D）9、程序控制类的指令的功能是（D）A）算术运算和逻辑运算。B) 主存和之间的数据交换。C）和之间的数据交换。D）改变程序执行顺序。10、设寄存器R的内容(R)=1000H，内存单元1000H的内容为2000H，内存单元2000H的内容为3000H，PC的值为4000H，采用相对寻址方式，形式地址为-2000H的操作数是（C ）A）1000H B) 2000H C）3000H D）4000H11、下列几项不符合RISC特点的是（C ）A）指令长度固定，指令种类少。B) 寻址方式种类尽量多，指令功能尽可能强。C）选取使用率高的一些简单指令，以及很有用但不复杂的指令。D）增加寄存器数目，尽量减少访存操作。12、移位操作中移出的位存入（C）A零标志位 B 溢出标志位 C 进位标志位 D 符号位13、零地址指令的操作数一般隐含在(C )中。A 磁盘 B 磁带 C 寄存器 D 光盘14、为了缩短指令中某个地址段的位数，有效的方法是采取（D ）。A 立即寻址 B 变址寻址 C 间接寻址 D 寄存器寻址15、堆栈指针SP的内容是（B）。A 栈顶单元内容 B 栈顶单元地址 C 栈底单元内容 D 栈底单元地址16、假设寄存器R中的数为200，主存地址为200和300的存储单元中存放的内容分别是300和400，若访问到的操作数为200，则所采用的寻址方式为( A )。A 立即寻址200 B 寄存器间接寻址(R)C 存储器间接寻址(200) D 直接寻址20017、算术右移指令的操作是( B )。A 符号位填0，并顺序右移一位，最低位移入进位标志位。B 符号位不变，并顺序右移一位，最低位移入进位标志位。C 符号位填1，并顺序右移一位，最低位移入进位标志位。D 进位标志位填至符号位，并顺序右移一位，最低位移入进位标志位。18.以下的( C)不能支持数值处理。 A.算术运算类指令 B.移位操作类指令 C.字符串处理类指令 D.输入输出类指令19如果指令中的地址码就是操作数的有效地址，那么这种寻址方式称为(B )。A、立即寻址 B、直接寻址 C、间接寻址 D、寄存器寻址20、设指令中的地址码为A，变址寄存器为X，程序计数器为PC，则变址寻址方式的操作数地址为（ D）A。（PC）+A B。（A）+（X）C。（A+X） D。A+（X）21、采用扩展操作码的重要原则是（B ）A。操作码长度可变 B。使用频度高的指令采用短操作码C。使用频度低的指令采用短操作码D。满足整数边界原则二、填空题1.一台计算机所具有的所有机器指令的集合称为指令系统。它是计算机 硬件 与软件 的接口。2.转移指令执行结束后，目标地址可放在任意寄存器中。 否(是/否)。3.补码进行算术右移的规则是： 不论数的正负，连同符号位将数右移一位，并保持符号位不变。4.位操作码最多可表示条指令5.根据指令中地址字段的数目，指令可分为：零地址指令、一地址指令、二地址指令、三地址指令、 多地址指令。6.在变址寄存器寻址方式中，有效地址= (变址寄存器) + (基址寄存器)*+ 地址码A。7.使用不同寻址方式的目的是 缩短指令长度，扩大寻址空间，提高编程灵活性。8.程序控制类指令的功能是 控制程序执行顺序 。9.精简指令集计算机的特点是所有频繁使用的简单指令都能在一个 机器 周期内执行完。10、指令系统的优化表示有两个截然相反的方向 RISC 和 CISC 。三、简答题1、什么是指令？解：即用二进制代码组成的指令，一条机器指令控制计算机完成一个基本操作。2、试比较寄存器寻址和寄存器间接寻址。解：寄存器寻址方式其操作数就在这一寄存器中；存器间接寻址其有效地址在内存中，操作数也在内存中，所以后者寻找操作数较慢。3、根据操作数所在的位置，指出其寻址方式的名称。1）操作数在寄存器中2）操作数的地址在寄存器中。3）操作数在指令中4）操作数的地址在指令中5）操作数地址的地址在指令中6）操作数地址为寄存器内容与位移量之和（寄存器分别为基址寄存器、变址寄存器和程序计数器）7）操作数为栈顶元素解：各小题对应寻址方式的名称是：1）寄存器寻址 2）寄存器间接寻址 3）立即寻址4）直接寻址5）存储器间接寻址 6）分别为基址寻址、变址寻址和相对寻址7）堆栈寻址四、综合题1、若某机要求：三地址指令4条，单地址指令255条，零地址指令16条。设指令字长为12位每个地址码长为3位。问能否以扩展操作码为其编码?如果其中单地址指令为254条呢?说明其理由。答：不能用扩展码为其编码。指令字长12位，每个地址码占3位；三地址指令最多是2(12-3-3-3)=8条， 现三地址指令需4条,可有4条编码作为扩展码，单地址指令最多为42323=28=256条，现要求单地址指令255条，可有一条编码作扩展码零地址指令最多为1238条不满足题目要求不可能以扩展码为其编码。2、某指令系统指令长为16位，每个操作数的地址码长6位，指令分为无操作数、单操作数和双操作数三类。（1）若双操作数为15条，无操作数为64条，问单操作数最多可以有多少条？（2）若若双操作数为15条，单操作数为62条，问无操作数最多可以有多少条？解：（1）(24-15）26-x)26=64 x=63（条） (2) (24-15）26-62)26=128 (条)3、设系统指令长16位，每个操作数的地址码长位，共有11条三地址指令，条二地址指令，条零地址指令。问最多还有多少条一地址指令。解：（24-11）*24-72）*24）-X）*24=64 解得X=124条第六章 CPU一、选择题1、 控制器的功能描述完整的是（ D）A）产生时序信号 B) 从主存取出一条指令 C）完成指令译码D）从主存取出一条指令、完成指令译码、产生时序信号、指挥各部件完成指令指定的操作2、 存储微程序的存储器称为（C ）A）主存 B) Cache C）控存 D）辅存3、 CPU存放当前正在执行的指令并为译码部件提供信息的部件是（C）A）指令译码器 B) 程序计数器 C）指令寄存器 D）地址寄存器4、 构成控制信号序列的最小单位是（C ）A）微程序 B) 微指令 C）微命令 D）机器指令5、 微程序控制器比硬布线控制器慢，原因是（D ）A）增加了从外存读微指令的时间。B) 增加了从主存读微指令的时间。C）增加了从IR中读微指令的时间。D）增加了从控存读微指令的时间。6、 控制器同步控制方式是指（ A ）A）由统一时序信号控制的方式。B) 由握手信号控制的方式。C）由中断控制的方式。D）程序查询控制方式。7、 指令流水线中，不同的指令在指令流水的不同功能段中可以（D ）A）顺序 B) 选择 C）循环 D）并行9、微程序存放在( C )。A 主存中 B 堆栈中 C 只读存储器中 D 磁盘中10、微指令中的微地址表示（D）A 微操作的对象 B 存放微操作结果的地址C 微操作数地址 D 后继微指令地址11、在一个微指令周期中（D）A 只能执行一个微操作 B 能顺序执行多个微操作C 只能执行多个互斥微操作 D 能并行执行多个微操作12、在微程序控制中，把操作控制信号编成( A )。A 微命令 B 微地址 C 操作码 D 程序13、从一条指令的启动到下一条指令的启动的间隔时间称为( D )。A 时钟周期 B 机器周期 C 工作周期 D 指令周期14、硬布线控制器指的是( A) A.组合逻辑控制器 B.微程序控制器 C.可编程逻辑部件控制器 D.一种新型控制器15、在微程序控制器中，机器指令与微指令的关系是（ B）。A、每条机器指令由一条微指令来执行；B、每条机器指令由一段用微指令编程的微程序来解释执行；C、一段机器指令组成的程序可由一条微指令来执行；D、一条微指令由若干条机器指令组成；16、在微程序控制器中，执行指令微程序的首条微指令地址是怎么得到的（D ）A。程序计数器PCB。前条微指令C。uPC+1D。指令操作码译码3程序计数器PC在 B 中。 A运算器 B控制器 C存储器 DI/O接口4计算机主频的周期是指 C 。 A指令周期 B时钟周期 CCPU周期 D存取周期5CPU内通用寄存器的位数取决于 B 。 A存储器容量 B机器字长 C指令的长度 DCPU的管脚数6以硬布线方式构成的控制器也叫 A 。 A组合逻辑型控制器 B微程序控制器 C存储逻辑型控制器 D运算器7一个节拍脉冲持续的时间长短是 C 。 A指令周期 B机器周期 C时钟周期 D以上都不是8直接转移指令的功能是将指令中的地址代码送入 C 。 A累加器 B地址寄存器 CPC D存储器9状态寄存器用来存放 D 。 A算术运算结果 B逻辑运算结果 C运算类型 D算术、逻辑运算及测试指令的结果状态10微程序放在 C 中。 A指令寄存器 BRAM C控制存储器 D内存16与微指令的执行周期对应的是 C /D 。 A指令周期 B机器周期 C节拍周期 D时钟周期二、填空题1、根据设计方法不同，控制器分为微程序控制器和 组合逻辑控制器两种。2、计算机在执行程序的过程中，控制器控制程序的运行总是处于取指令、分析指令和执行指令的循环这中。3、在微程序控制器中，一条机器指令对应于一个 微程序 ，一个微程序对应若干条 微指令 ，一条微指令包含若干个 微命令 。4、微程序控制的核心部件是存储微程序的控制存储器，它一般用只读存储器 构成。5.微程序入口地址是根据 指令操作码 通过 译码 产生的。6. 微程序控制器的核心部件是 CS ，它一般用 ROM 构成。7. 一条微指令可划分为控制字段和下址字段，微指令格式分为水平型微指令和垂直型微指令。1目前的CPU包括 运算器 ， 控制器 和CACHE（一级）。2CPU中保存当前正在执行的指令的寄存器为 地址寄存器 ，保存下一条指令地址的寄存器为 程序计数器（PC） 。3CPU从主存取出一条指令并执行该指令的时间叫 指令周期 ，它常用若干个- 机器周期 来表示，而后者又包含若干个 时钟周期 。4在程序执行过程中，控制器控制计算机的运行总是处于 取指令 、分析指令和 执行指令 的循环之中。9任何指令的第一个周期一定是 取址周期 。10一条机器指令的执行可与一段微指令构成的 微程序 相对应，微指令可由一系列 微命令 组成。11微程序设计技术是利用 软件 方法设计 控制单元 的一门技术。12在同一微周期中 不可能同时出现 的微命令叫互斥的微命令；在同一微周期中 可以同时出现 的微命令叫相容的微命令。显然， 相容的微命令 不能放在一起译码。三、简答题1、简述控制器的组成和功能。 控制器的功能 ：控制程序的执行， 1取指令 2分析指令 3执行指令4 控制程序和数据的输入与结果输出5对异常情况和某些请求的处理。控制器的组成：程序计数器（PC）即指令地址寄存器，存放即将要执行的下一条指令地址。有两种途径来形成指令地址，其一是顺序执行的情况，通过程序计数器加“1”形成下一条指令地址（如存储器按字节编址，而指令长度为4个字节，则加“4”）。其二是由转移类指令形成转移地址送往PC。指令寄存器（IR）存放当前正在执行的指令。 指令译码器或操作码译码器对指令寄存器中的操作码进行分析解释，产生相应的控制信号。脉冲源及启停线路、时序控制信号形成部件。2、什么是微指令？什么是微程序？指令、微程序、微指令三者的关系是什么？ 微指令：在微程序控制的计算机中，将由同时发出的控制信号所执行的一组微操作称为微指令，将一条指令分成若干条微指令，按次序执行这些微指令，就可以实现指令的功能。组成微指令的微操作又称微命令，即微操作的控制信号。 微程序：计算机的程序由指令序列构成，而计算机每条指令的功能均由微指令序列解释完成，这些微指令序列的集合就叫做微程序。 微周期：执行一条微指令所需的时间。3、简要说明下列部件在计算机的取指周期和执行周期中的作用。1） 程序计数器PC2） 指令寄存器IR3） 算术逻辑运算部件ALU4） 存储器数据寄存器MDR5） 存储器地址寄存器MAR解：1）程序计数器PC：存放指令地址2）指令寄存器IR：存放当前指令3）算术逻辑运算部件ALU：进行算逻运算4）存储器数据寄存器MDR：存放写入到内存或从内存读出的数据或指令5）存储器地址寄存器MAR：存放写入到内存或从内存读出的数据或指令的地址4、简述微程序控制的基本原理。判断题1.一个指令周期由若干个机器周期组成。T2.非访内指令不需从内存中取操作数，也不需将目的操作数存放到内存，因此这类指令的执行不需地址寄存器参与。F（这类指令不访存, 即不从内存中取操作数。它一般需要两个CPU周期, 即取指译码周期和执行周期。第1个CPU周期为取指、译码周期CPU要完成以下三个操作：从内存中取出指令；指令（PC）指针加1；对指令操作码进行译码并执行该指令的操作。第2个CPU周期为执行周期， ）3.组合逻辑控制器比微程序控制器的速度快。T4.流水线中的相关问题是指在一段程序的相邻指令之间存在某种信赖关系，这种关系影响指令的执行。T5.微程序控制控制方式与硬布线控制方式相比, 最大的优点是提高了指令的执行速度。F6.微程序控制器中的控制存储器可用PROM、EPROM或闪存实现。F7.指令周期是指人CPU从主存取出一条指令开始到执行这条指令完成所需的时间。T8.控制存储器是用来存放微程序的存储器, 它比主存储器速度快。T9.机器的主频最快，机器的速度就最快。F(因为速度还与字长有关)补充 CPU每取出并执行一条指令，都要完成一系列的操作，这一系列操作所需的时间通常叫做一个指令周期。指令周期是取出并执行一条指令的时间 机器周期：（CPU周期）完成一个基本操作所需要的时间称为机器周期。（CPU访问一次内存所需要的时间）。机器周期是指cpu主频的倒数 一个CPU周期时间包含有若干个时钟周期，也称为振荡周期，定义为时钟脉冲的倒数。在一个时钟周期内，CPU仅完成一个最基本的动作 。时钟周期（通常称为节拍脉冲或T周期）是处理操作的最基本单位 时钟周期是最小单位，机器周期需要1个或多个时钟周期，指令周期需要1个或多个机器周期 指令执行过程：取指、计算地址、取操作数、运算送结果。 四种典型指令分析：非访内指令（这类指令不访存, 即不从内存中取操作数。它一般需要两个CPU周期, 即取指译码周期和执行周期）、直接访内指令（这类指令是直接访问内存, 即直接从内存中取操作数。一般需要三个CPU周期）、间接访内指令（需要四个CPU周期）、程序控制指令（这类指令的功能是改变指令执行的顺序, 其指令周期也由两个CPU周期组成）结论：任何一条指令的第一个周期都应该是取指周期。 控制存储器(CS)：用来存放微程序的存储器，该存储器主要存放控制命令（信号）与下一条执行的微指令地址(简称为下址)。 一般计算机指令系统是固定的，所以实现指令系统的微程序也是固定的，于是控制存储器可以用只读存储器实现。执行一条指令实际上就是执行一段存放在控制存储器中的微程序。 微指令分为两部分：控制字段(产生控制信号)，下址字段(指出下一条微指令的地址)。P186图 微指令的编译法：直接控制法、字段直接编译法（选出互斥的微命令，并将这些微命令编成一组，成为微指令字的一个字段，用二进制编码来表示， 就是字段直接编译法。）字段间接编译法、常数源字段E. 微指令的格式：水平型微指令；垂直型微指令；混合型微指令。水平型微指令是直接控制法编码的，属于水平行微指令。其特点是一条微指令中定义并执行多个并行操作微命令。直接控制法、字段编译法（直接、间接）用在同一条水平型微指令中。垂直型微指令是采用微操作码编译法，由微操作码规定微指令的功能。其特点是不强调实现微指令的并行控制功能，通常一条微指令只要求能控制一二种操作。其格式和指令相似：每条微指令有一个微操作码。 水平型微指令和垂直型微指令的比较（1）水平型微指令并行操作能力强，效率高，灵活性强，垂直型微指令差。（2）水平型微指令执行一条指令时间短，垂直型微指令执行时间长。（3）水平型微指令的微指令字长，微程序短；垂直型微指令字短，微程序长。（4）用户难以掌握水平型微指令，垂直型微指令比较容易掌握。 控制器控制信号的产生是采用逻辑电路，也称组合逻辑电路控制方式。 组合逻辑控制器也称硬布线控制器。与微程序控制相比，硬布线控制的速度较快，主要取决于逻辑电路的延迟。一旦控制部件构成后，除非重新设计和物理上对它重新布线，否则要想增加新的控制功能是不可能的。因此，近年来在某些超高速新型计算机结构中，又选用了硬布线控制器，或与微程序控制器混合使用 硬布线控制与微程序控制之间最显著的差距在于：1.实现硬布线控制是通过组合逻辑电路产生操作命令的；硬布线逻辑电路不规整，走线复杂而凌乱，一旦设计好，一般是无法修改，添加和修改指令几乎是不可能的。微程序控制是通过执行存放在控制存储器中的微程序产生的。微程序放在ROM之中，线路较为规整，指令的修改和添加只要更换ROM芯片即可，便于指令的扩充。所以，复杂指令集的计算机一般都采用微程序.性能同样的半导体工艺的水平下，微程序控制的速度要比硬布线控制低。而硬布线逻辑的速度主要取决于电路的延迟，在超高速机器，对影响速度的关键部分，一般采用硬布线逻辑。在出现的RISC体系结构的计算机中，一般选用硬布线控制逻辑。 控制器的控制方式：同步控制方式；异步控制方式；联合控制方式； 人工控制 产生后继微指令地址的方法：以增量方式产生后继微地址、增量与下址字段结合产生后继微地址 、多路转移方式、微中断方式。 第八章 第九章一判断题1计算机的主存是由RAM和ROM两种半导体存储器组成的。 答：正确。2CPU可以直接访问主存，而不能直接访问辅存。 答：正确。3外（辅）存比主存的存储容量大、存取速度快。 答：错误。4动态RAM和静态RAM都是易失性半导体存储器。 答：正确。5Cache的功能全部由硬件实现。 答：正确。6引入虚拟存储器的目的是为了加快辅存的存取速度。 答：错误。7多体交叉存储器主要是为了解决扩充容量的问题。 答：错误。多体交叉存储器主要是为了提高存取速度，增加带宽。8Cache和虚拟存储器的存储管理策略都利用了程序的局部性原理。 答：正确。 9多级存储体系由Cache、主存和辅存构成。 答：正确。10在虚拟存储器中，当程序正在执行时，由编译器完成地址映射。答：错误（由操作系统完成）。选择：1、计算机系统采用层次化存储结构是为了（D ）A）便于保存大量数据 B) 减小主机箱体积C）便于读写操作 D）解决容量、速度、价格之间的矛盾2、 为解决CPU与主存的速度匹配，可采用（B ）A）辅存 B) Cache C）控存 D）闪存3、Cache与主存之间的信息交换是通过（ B）A）软件实现的 B) 硬件实现的 C）软件硬件结合实现的 D）用户调度实现的4、虚拟存储是为了解决（ A）A）主存容量不足采用的技术 B) 辅存容量不足采用的技术C）控存容量不足采用的技术 D）Cache容量不足采用的技术5.下面关于Cache的叙述，错误的是( D) A.高速缓冲存储器简称Cache B.Cache处于主存与CPU之间 C.程序访问的局部性为Cache的引入提供了理论依据 D.Cache的速度远比CPU的速度慢7.存储器如果按存取方式分类的话,可分为( D)A.CPU控制的存储器和外部设备控制的存储器两类B.只读存储器和只写存储器两类C.直接存取存储器和间接存取存储器两类D.随机存取存储器,只读存储器,顺序存取存储器和直接存取存储器8二级存储体系是由如下存储器有机地组成一个整体( C)。A、Cache与寄存器组 B、Cache与辅存C、主存与辅存 D、高速缓冲存储器与外存9、计算机的外围设备是指（D）A 输入输出设备 B 外存储器C 远程通信设备 D CPU和内存以外的其它设备10、下列不是输入设备的是（D ）A）扫描仪 B) 触摸屏 C）摄像机 D）CRT11、CRT显示器显示图型图像的原理是图型图像（A）A）由点阵组成 B) 由线条组成 C）由色块组成 D）由方格组成12、32位真彩色显示器可显示的颜色种数为（ ）A）32种 B) 4K种 C）4M种 D）4G种13、根据传送信息的种类不同，系统总线可分为（）A 地址总线、数据总线、控制总线B 单总线、多总线C 内部总线、外部总线 D PCI、ISA、EISA、VESA2下列存储器中，速度最慢的是 C 。A半导体存储器 B光盘存储器 C磁带存储器 D硬盘存储器4下列部件（设备）中，存取速度最快的是 B 。A光盘存储器 BCPU的寄存器 C软盘存储器 D硬盘存储器5在主存和CPU之间增加Cache的目的是 C 。A扩大主存的容量B增加CPU中通用寄存器的数量C解决CPU和主存之间的速度匹配D代替CPU中的寄存器工作6计算机的存储器采用分级存储体系的目的是 D 。A便于读写数据 B减小机箱的体积C便于系统升级 D解决存储容量、价格与存取速度间的矛盾7相联存储器是按 C 进行寻址的存储器。A地址指定方式 B堆栈存取方式C内容指定方式 D地址指定与堆栈存取方式结合8某SRAM芯片，其容量为1K8位，加上电源端和接地端后，该芯片的引出线的最少数目应为 D 。A23 B25 C50 D20。9常用的虚拟存储器由 A 两级存储器组成，其中辅存是大容量的磁表面存储器。A主存辅存 B快存主存 C快存辅存