计算机组成原理题库.doc

1.在单级中断系统中，CPU一旦响应中断，则立即关闭中断允许。标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。2.浮点运算指令对用于科学计算的计算机是很必要的，可以提高计算机的运算速度。（）3.处理大量输入输出数据的计算机，一定要设置十进制运算指令。（）4.在计算机的指令系统中，真正必须的指令不多，其余指令都是为了提高计算机速度和便于编程而引入的。（）5.不设置浮点运算指令的计算机，就不能用于科学计算。（）6.通用寄存器间接寻址方式中，操作数处在内存单元中。（）7.扩展操作码是操作码字段中用来进行指令分类的代码。（）8.随机半导体存储器(RAM)中的任何一个单元都可以随机访问。（）9.和静态存储器相比，动态存储器的工作速度较慢，但功耗较低、集成度较高，因而常用于主存储器。（）10.一般情况下，ROM和RAM在存储体是统一编址的。（）11.CPU访问存储器的时间是由存储体的容量决定的，存储容量越大，访问存储器所需的时间越长。（）12.Cache的功能全由硬件实现。（）13.因为动态存储器是破坏性读出，因此必须不断的刷新。（）14.固定存储器(ROM)中的任何一个单元不能随机访问。（）15.由于半导体存储器加电后才能存储数据，断电后数据就丢失，因此，用EPROM制成的存储器，加电后必须重写原来的内容。（）16.交叉存储器主要解决扩充容量问题。（）17.访问存储器的请求是由CPU发生的。（）18.Cache存储器的内容是由操作系统调入的。（）19.DMA设备的中断级别比其他I/O设备高，否则数据将可能丢失。（）20.Cache与主存统一编址，即主存空间的某一部分属于Cache。（）21.在DMA控制方式中，主机和外设是并行运行的。（）22.与各中断源的中断级别相比，CPU(或主程序)的级别最高。（）23.中断级别最高的是不可屏蔽中断。（）24.在程序中断时，除非计算机正在等待数据，否则无法将数据传送给计算机。（）25.阶码部件可实现加、减、乘、除四种运算。（）26.X补=1.X1X2X3X4，当满足X1=1，X2X4至少有一个为1时，X -1/2成立。27.在以下描述的流水CPU基本概念中，正确的表述是流水CPU是以时间并行性为原理构造的处理器。28.在以下描述PCI总线的基本概念中，正确的表述是系统中只允许有一条PCI总线。29.设机器字长16位，定点表示，尾数15位，数符1位，定点原码整数表示时，最大正数是32767。30.设机器字长8位，定点表示，尾数7位，数符1位，定点原码小数表示时，最小负数是-(1-2-7。31.系统总线中控制线的功能是提供主存、I/O接口设备的控制信号和响应信号。32.由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用主存中读取一个指令字的最短时间来规定。33.假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是11001001。34.下列选项中,能引起外部中断的事件是键盘输入。35.下列选项中，描述浮点数操作速度指标的是键盘输入。36.假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，命中率为98%，则访问Cache缺失（未命中）20次。37.无符号数6CH，它的真值是_108_（十进制形式）。38.CPU响应中断的时间是当前指令周期结束。39.计算机操作的最小单位时间是时钟周期。40.假设某系统总线在一个总线周期中并行传输8字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是时钟周期。41.DMA数据的传送是以 数据块 为单位进行的。42.用512K*16位的FLASH存储器芯片组成一个2M*32位的半导体只读存储器，需要_8_个FLASH存储器芯片。43.采用模板-1 1 主要检测(水平)方向的边缘。44.在以移码表示的机器数中，零的表示形式是唯一的。（）45.三种常见的总线集中控制优先权的仲裁方式中，计数器定时查询方式对电路故障最敏感。（）46.随着计算机系统的发展，由早期以CPU为中心的总线结构发展为现在以存储器为中心。（）47.程序计数器PC用来存放下一条指令的地址。（）48.微程序控制器中，一条指令的功能是通过执行一条微指令来实现的。（）49.运算器的核心部件是算术逻辑单元，完成算术与逻辑运算。（）50.在组合逻辑控制器的结构中，包含的寄存器有：指令寄存器、程序计数器、地址寄存器。（）51.浮点数的尾数常用移码表示，因为移码用0代表负数，1代表正数，有利于比较大小。（）52.主存地址转换成Cache地址，是由Cache的硬部件完成的。（）53.主存地址转换成虚拟存储器的地址，主要是由操作系统中的存储软件完成的。（）54.采用多体交叉存储器，主要是为了解决存储器容量扩充的问题。（）55.一般使用动态RAM构成内存，其容量比静态RAM大，但读写速度比静态RAM慢。（）56.组合逻辑控制器与微程序控制器相比，优点是提高了指令的平均执行速度。（）57.微程序控制器中的控制存储器比主存的读写速度快，用来存放指令和微程序。（）58.CPU执行中断的工作过程，是由软件和硬件共同完成的。（）59.CPU在中断响应时，先要关中断保存断点，然后再将中断服务子程序的入口地址送程序计数器。（）60.外围设备工作就绪后，由DMA接口向CPU发出DMA请求，CPU在当前指令执行周期结束后响应。（）61.三级存储系统中，缓存-主存的层次主要解决主存的容量扩充问题。（）62.中断服务过程中如果允许中断嵌套，则优先级高的设备可以中断优先级低的设备的中断服务。（）63.浮点数的尾数用补码表示，那么规格化后，尾数数值位的最高位是0（正数）或是1（负数）。（）64.中断工作过程中，程序断点的保护和CPU内部各寄存器内容的现场保护均由硬件完成。（）65.相对于微程序控制器，硬布线控制器的特点是指令执行速度快，指令功能的修改和扩展容易。（）66.在同一个CPU周期内可以并行执行的微操作具有相斥性。（）67.微程序控制器中，一条机器指令由一段微指令编写的微程序来解释执行。（）68.运算器的基本结构中包括算术逻辑单元、寄存器组、移位门电路、选择门电路、时序控制电路。（）69.补码的运算特点是符号位与数值位一同参与运算，运算结果如果溢出应加以校正。（）70.总线集中仲裁方式中，在计数器定时查询方式下，若每次计数从上一次计数的终止点开始，则设备号小的优先级高。（）71.系统总线中，地址总线是单向传输的。（）72.指令周期是指：从取出一条指令开始到该指令执行结束，所需要的总时间。（）73.计算机操作的最小单位时间是一个CPU周期。（）74. 在系统总线中，地址总线是单向传输的。（）75. 随着计算机系统的发展，总线结构由早期以CPU为中心发展到现在以存储器为中心。（）76. 运算器的核心部件是算术逻辑单元，完成算术与逻辑运算。（）77. 在组合逻辑控制器的结构中，包含的寄存器有：指令寄存器、程序计数器、地址寄存器。（）78. 浮点数的阶码常用移码表示，因为移码的数符：0代表负数，1代表正数，有利于阶码比较大小。（）79. 在总线集中仲裁方式中，在计数器定时查询方式下，若每次计数从上一次计数的终止点开始，则设备号小的优先级高。（）80. 主存地址转换成Cache地址，全是由Cache的硬部件完成的。（）81. 采用多体交叉存储器，主要是为了解决存储器容量扩充的问题。（）82. 一般使用动态RAM构成内存，其容量比静态RAM大，但读写速度比静态RAM慢。（）83. 相对于微程序控制器，硬布线控制器的特点是指令执行速度快，指令功能的修改和扩展容易。（）84. CPU执行中断的工作过程，是由软件和硬件共同完成的。（）85. 外围设备工作就绪后，由DMA接口向CPU发出DMA请求，CPU在当前指令执行周期结束后响应。（）86. 补码的运算特点是符号位与数值位一同参与运算，但运算结果如果溢出应加以校正。（）87. 指令通常由操作码和地址码两部分构成，而且任何指令中都必须给出一位、两位或三位地址码。（）88.第三代计算机所用的基本器件是晶体管。（）89. 在DMA方式的工作过程中，当进行数据传输时，由于没有中断CPU执行当前主程序，所以不需要保存断点，即不需要保存CPU中寄存器的内容。（）90. 在中断方式中，由硬件执行保护CPU现场时，首要保存的寄存器是程序计数器和状态寄存器。（）91. 指令系统是一台机器硬件能执行的全部指令的集合。（）92. 所有指令的指令周期都是相同的。（）93. 流水CPU是以时间并行性为原理构造的处理器。（）94.浮点数的表示范围和精度取决于阶码的位数和尾数的位数95.主机与外围设备之间传送数据时，CPU工作效率最高的方式是（ DMA方式）。96.在定点运算中产生溢出的原因是（运算结果超出了机器的表示范围）。97.在微程序控制器中，构成控制信号序列的最小单位是（ 微命令）。98.在微程序控制器中，若微指令中包含的微命令个数已经确定，则（ 编码控制方式的微指令字长比直接控制方式的微指令字长短）。99.下列叙述错误的是（ 为了进行取指令操作，控制器需要得到相应的指令）。100.指令寄存器的位数取决于（ 指令字长）。101.关于指令周期，下列说法正确的是（指令周期大于机器周期 ）。102.设相对寻址的转移指令占两个字节，第一个字节是操作码，第二个字节是相对位移量（可正可负），则转移的地址范围是（ 256）。103.程序控制类指令的功能是（ 改变程序执行顺序）。104.交叉存贮器实质上是一种（多体 ）存贮器，它能（ 并行）执行（多个 ）独立的读写操作。105.总线的异步通信方式（ 不采用时钟信号，只采用握手信号）。106.直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是（ 立即、直接、间接）。107.在取指令操作之后，程序计数器中存放的是( 下一条指令的地址)。108.存储字长是指（ 存放在一个存储单元中的二进制代码位数）。109.扩展操作码技术是( 一种指令优化技术，即让操作码的长度随地址数的减少而增加，不同地址数的指令可以具有不同的操作码长度)。110.系统总线中，地址总线上传送的地址信息包括（主存单元地址或I/O端口地址 ）。111.CPU响应中断后，先保存后更新程序计数器的内容，主要是为了（能执行中断服务程序，并能正确返回原程序 ）。112.采用变址寻址可扩大寻址范围，且( 变址寄存器内容由用户确定，在程序执行过程中可变)。113.在单地址指令中，有两个参加运算的数，指令中给出一个操作数的地址，另一个操作数的地址需采用（隐含寻址方式）。114.计算机中的定点二进制运算，减法运算一般通过（ 补码运算的二进制加法器）来实现。115.DMA是指在（ 主存与高速外设）之间建立直接数据传输通路。116.下列寄存器不属于DMA接口的是（ PC程序计数器）。117.中断服务过程中，CPU响应中断的条件不包括（无中断源申请中断 ）。118.现在的奔腾机都是带高速总线PCI的三总线结构，三总线中不包括（片内总线 ）。119.在组合逻辑控制器的组成结构中，不包括（数据缓冲寄存器 ）。120.计算机硬件能够直接识别的语言的是（机器语言 ）。121.在机器码表示形式中，零的表示形式是唯一的机器码是（ .补码）。122.主存地址与Cache地址的三种映象方式为（直接映像、全相联映像、组相联映像）123.中断工作方式的五个步骤：中断响应、中断排队、中断请求、中断返回、中断服务，其工作顺序是（ 中断请求、中断排队、中断响应、中断服务、中断返回）。124.下列存储部件中，存取速度最快的是（ CPU内的寄存器）125.指令系统中，操作数寻址采用不同寻址方式的主要目的是 ( 扩大寻址空间，提高编程的灵活性)126.有关运算器的功能描述，正确的是（ 既完成算术运算又完成逻辑运算）。127.在CPU的寄存器中，( 指令寄存器)对用户是完全透明的。128.一个节拍脉冲的时间长短等于一个 (时钟周期 )129.下列各种数制表示的数中，最大的数是（ (4F)H）130.PC程序计数器存放一下条指令的地址，其位数与（ 主存地址寄存器）的位数相同131.总线通信中的同步控制是指（主存地址寄存器 ）132.DMA接口访问主存时让 CPU处于等待状态，等一批数据访问结束后，CPU再恢复工作，这种情况称为（ 暂停CPU访问主存）133.直接转移指令JMP，其功能是将指令中的地址部分送入 ( PC程序计数器)134.Cache地址映像中，若主存的任意一块均可映射到Cache的任意一块，则这种方法称为(全相联映像 )135.根据国际规定，每个汉字在计算机内占用的存储空间大小为（ 两个字节）。136.CPU通过获得外围设备的中断向量号，查找中断向量表，可得到（ 中断服务程序入口地址）137.CPU响应中断的时间是（指令执行周期结束 ）138.隐指令是指（ 指令系统中没有的指令）。139.设机器字长16位，存储器按字节编址，CPU读取一条单字长指令后，PC值自动加（2 ）。140.在CPU中，存放下一指令地址的寄存器是（ 程序计数器）。141.已知X为整数，且X补= 10011011，则X的十进制数值是（ -101）。142.冯.诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（CPU所处的机器周期不同）。143.浮点数的尾数用补码表示，若出现（数符与尾数最高有效位相同 ），则需要进行左规。144.当代CPU的结构包括（控制器、运算器、Cache ）。145.三种常见的总线集中控制优先权的仲裁方式中，（ 独立请求）方式响应速度最快，但增加了控制线数。146.关于中断工作方式，下列叙述正确的是（在中断响应过程中，断点保护由硬件自动完成 ）。147.计算机系统中采用补码运算的目的是为了（简化运算器的设计 ）。148.针对8位二进制数，下列说法中正确的是（ -127的反码等于0的移码）。149.第三代计算机是以（集成电路 ）为主要器件。150.设机器字长16位，采用补码形式表示定点数整数时，数的表示范围为（ -215 +（215-1）。 （注：专业文档是经验性极强的领域，无法思考和涵盖全面，素材和资料部分来自网络，供参考。可复制、编制，期待你的好评与关注）