51单片机(汇编)-第8章-PPT课件.pptx

第第8章章 80C51串行扩展技术串行扩展技术 本章要点本章要点：串行扩展特点串行扩展特点 串行扩展方式分类串行扩展方式分类 虚拟串行扩展慨念虚拟串行扩展慨念 移位寄存器串行扩展方式移位寄存器串行扩展方式 80C51 I/O虚拟串行接口虚拟串行接口 I2C总线串行扩展技术总线串行扩展技术 I2C总线扩展总线扩展I/O口通用器件口通用器件PCF8574 虚拟虚拟I2C总线扩展总线扩展AT24CXX系列系列E2PROM8-1 串行扩展概述串行扩展概述 一、串行扩展特点一、串行扩展特点 最大程度发挥最小系统的资源功能。最大程度发挥最小系统的资源功能。原来由并行扩展占用的原来由并行扩展占用的P0口、口P2口资源，口资源，直接用于直接用于I/O口。口。简化连接线路，缩小印板面积。简化连接线路，缩小印板面积。扩展性好，可简化系统的设计。扩展性好，可简化系统的设计。串行扩展的缺点串行扩展的缺点:数据吞吐容量较小，信号传输速度较慢，数据吞吐容量较小，信号传输速度较慢，但随着但随着CPU芯片工作频率的提高，以及串行芯片工作频率的提高，以及串行扩展芯片功能的增强，这些缺点将逐步淡化。扩展芯片功能的增强，这些缺点将逐步淡化。二、串行扩展方式分类二、串行扩展方式分类1、一线制、一线制一线制的典型代表为一线制的典型代表为Dallas公司推出的单总线公司推出的单总线（1-wire）。）。2、二线制、二线制 二线制的典型代表为二线制的典型代表为philips公司推出的公司推出的I2C总总线（线（Intel Integrated Circuit BUS）。）。3、三线制、三线制 三线制（不包括片选线）主要有两种：三线制（不包括片选线）主要有两种：由由Motorala公司推出的公司推出的SPI（Serial peripheral Interface）；）；由由NS公司推出的公司推出的Micro wire/PLUS。SPI的时钟线是的时钟线是SCK，数据线，数据线MOSI（主发从收）（主发从收）、MOSO（主收从发），主从器件的（主收从发），主从器件的MOSI和和MOSO是同名端相连。是同名端相连。Micro wire/PLUS的时钟线是的时钟线是SK，数据线为，数据线为SI和和SO，但，但SI、SO依照主器件的数据传送方向而依照主器件的数据传送方向而定，主器件的定，主器件的SO与所有扩展器件数据输入端与所有扩展器件数据输入端DI或或SI相连；主器件的相连；主器件的SI与所有扩展器件数据输出端与所有扩展器件数据输出端DO或或SO相连。相连。由于该两类器件无法通过数据传输线寻址，因由于该两类器件无法通过数据传输线寻址，因此，必须由此，必须由MCU I/O线单独寻址，连到扩展器件的线单独寻址，连到扩展器件的片选端片选端CS（若只扩展一片，可将扩展芯片（若只扩展一片，可将扩展芯片CS接地）。接地）4、80C51 移位寄存器串行扩展移位寄存器串行扩展 80C51的的UART(Universal Asynohronous Receiver/Transmitter)有有4种工作方式，其中方种工作方式，其中方式式0为同步移位寄存器工作方式，通过移位寄存为同步移位寄存器工作方式，通过移位寄存方式，可将串行数据并行输出，也可以将并行方式，可将串行数据并行输出，也可以将并行数据串行输入。数据串行输入。三、虚拟串行扩展概念三、虚拟串行扩展概念 用通用用通用I/O口来模拟串行接口，构成虚拟的口来模拟串行接口，构成虚拟的串行扩展接口。只要严格控制模拟同步信号，串行扩展接口。只要严格控制模拟同步信号，并满足串行同步数据传送的时序要求，就可满足并满足串行同步数据传送的时序要求，就可满足串行数据传送的可靠性要求。串行数据传送的可靠性要求。8-2 80C51移位寄存器移位寄存器 串行扩展技术串行扩展技术一、移位寄存器串行扩展方式一、移位寄存器串行扩展方式 80C51串行方式串行方式0时，串行口作为时，串行口作为同步移位寄存器使用。同步移位寄存器使用。TXD端（端（P3.1）发出移位脉冲，频率为发出移位脉冲，频率为fosc/12，RXD端（端（P3.0）输入输出数据。）输入输出数据。1、80C51扩展并行输出口扩展并行输出口 74LS164为串入并出移位寄存器，其中为串入并出移位寄存器，其中A、B为串行数据输入为串行数据输入端，端，QA、QB、QH为并行数据输出端（为并行数据输出端（QA为高位），为高位），CLK为为同步时钟输入端，同步时钟输入端，CLR为输出清为输出清0端。若不需将输出数据清端。若不需将输出数据清0，则，则CLR端接端接Vcc。2、80C51扩展并行输入口扩展并行输入口 74LS165为并入串出移位寄存器，为并入串出移位寄存器，A、B、H为并行输入端为并行输入端（A为高位），为高位），QH为串行数据输出端，为串行数据输出端，SER为串行数据输入端，为串行数据输入端，CLK为同步时钟输入端，为同步时钟输入端，S/L为预置控制端。为预置控制端。S/L=0时，锁存并行时，锁存并行输入数据；输入数据；S/L=1时，可进行串行移位操作时，可进行串行移位操作。二、串行方式二、串行方式0归一化子程序归一化子程序 所谓归一化子程序，即通用或标准化操作子程所谓归一化子程序，即通用或标准化操作子程序，将序，将80C51串行方式串行方式0所有应用操作归纳成几个基所有应用操作归纳成几个基本的输入输出子程序，并使这些标准子程序具有规本的输入输出子程序，并使这些标准子程序具有规范的入口条件和出口状态。应用时，只要设置相应范的入口条件和出口状态。应用时，只要设置相应的入口和出口，调用归一化子程序，就能达到串行的入口和出口，调用归一化子程序，就能达到串行输入输出的目的。输入输出的目的。80C51串行方式串行方式0归一化子程序：归一化子程序：单字节串行输出子程序单字节串行输出子程序 单字节串行输入子程序单字节串行输入子程序 多字节串行输出子程序多字节串行输出子程序 多字节串行输入子程序多字节串行输入子程序 三、三、80C51 I/O虚拟串行接口虚拟串行接口 利用利用80C51通用通用I/O口虚拟移位寄存器工作方式实口虚拟移位寄存器工作方式实现串行扩展，只需用任一通用现串行扩展，只需用任一通用I/O口代替口代替RXD和和TXD，设为设为VRXD和和VTXD。80C51虚拟串行虚拟串行I/O口归一化子程序：口归一化子程序：单字节虚拟串行输出子程序单字节虚拟串行输出子程序 单字节虚拟串行输入子程序单字节虚拟串行输入子程序 多字节虚拟串行输出子程序多字节虚拟串行输出子程序 多字节虚拟串行输入子程序多字节虚拟串行输入子程序四、移位寄存器串行扩展应用四、移位寄存器串行扩展应用 80C51移位寄存器串行扩展应用，移位寄存器串行扩展应用，只需根据标准化的电路形式连接，设置只需根据标准化的电路形式连接，设置好入口条件，然后调用串行方式好入口条件，然后调用串行方式0归一化归一化子程序或虚拟串行接口归一化子程序，子程序或虚拟串行接口归一化子程序，即可完成扩展应用即可完成扩展应用.【例例8-1】电路如图电路如图8-5所示，所示，fosc=12MHz，要求，要求发光二极管从左向右依次点亮，点亮时间为发光二极管从左向右依次点亮，点亮时间为1秒，不秒，不断循环。设串行方式断循环。设串行方式0归一化子程序已存在归一化子程序已存在ROM中。中。解：解：PIOX1 BIT P1.0 ;定义定义PIOX1WORK:MOV A,#10000000B ;置置D7灯亮灯亮,其余暗其余暗LOOP:CLR PIOX1 ;74LS164输出全输出全0,灯全暗灯全暗 LCALL UART0 ;调用单字节串行输出子程序调用单字节串行输出子程序 LCALL DLY1s ;调用延时调用延时1秒子程序秒子程序(略略)RR A ;右移右移 SJMP LOOP ;【例例8-2】电路如图电路如图8-6所示，所示，fosc=12MHz，要求，要求每隔每隔10ms，检测键，检测键K0K7状态，并存入内状态，并存入内RAM 2FH。设虚拟串行接口归一化子程序已存在。设虚拟串行接口归一化子程序已存在ROM中。中。解：解：ORG 0000H ;复位地址复位地址 LJMP STAT ;转初始化程序转初始化程序 ORG 000BH ;T0中断入口地址中断入口地址 LJMP IT0 ;转转T0中断服务子程序中断服务子程序 VRXD BIT P1.0 ;P1.0虚拟虚拟RXD VTXD BIT P1.1 ;P1.1虚拟虚拟TXD PIOX2 BIT P1.2 ;P1.2虚拟虚拟PIOX2 ORG 0100H ;初始化程序首地址初始化程序首地址STAT:MOV TMOD,#01H ;置置T0定时器方式定时器方式1 MOV TH0,#0D8H ;置置T0定时初值定时初值10ms MOV TL0,#0F0H ;SETB TR0 ;启动启动T0 SETB ET0 ;T0开中开中 SETB EA ;CPU开中开中 LJMP WORK ;转主程序并等待转主程序并等待T0中断中断 ORG 1000H ;T0中断服务子程序首地址中断服务子程序首地址IT0:MOV TH0,#0D8H ;重置重置T0定时初值定时初值10ms MOV TL0,#0F0H ;PUSH Acc ;保护现场保护现场 PUSH PSW ;INPUT:LCALL VUARTI ;调用虚拟串行输入子程序调用虚拟串行输入子程序 MOV 2FH,A ;存键存键K0K7状态数据状态数据 POP PSW ;恢复现场恢复现场 POP Acc ;RETI ;8-3 I2C总线串行扩展技术总线串行扩展技术一、一、I2C总线串行扩展概述总线串行扩展概述1、扩展连接方式、扩展连接方式 具有具有I2C总线结构的器件，不论总线结构的器件，不论SRAM、E2PROM、ADC/DAC、I/O口或口或MCU，均可通过，均可通过SDA、SCL连接连接（同名端相连）。（同名端相连）。无无I2C 总线结构的器件，如总线结构的器件，如LED/LCD显示器、键显示器、键盘、码盘、打印机等也可通过具有盘、码盘、打印机等也可通过具有I2C总线结构的总线结构的I/O接口电路成为串行扩展器件。接口电路成为串行扩展器件。2、器件寻址方式、器件寻址方式 具有具有I2C总线结构的器件在器件出厂时已经给定总线结构的器件在器件出厂时已经给定了器件的地址编码。了器件的地址编码。I2C总线器件地址总线器件地址SLA格式如下：格式如下：DA3DA0 4位器件地址是位器件地址是I2C总线器件固有的地址编码，总线器件固有的地址编码，器件出厂时就已给定，用户不能自行设置。器件出厂时就已给定，用户不能自行设置。A2A1A0 3位引脚地址用于相同地址器件的识别。若位引脚地址用于相同地址器件的识别。若I2C总总线线上挂有相同地址的器件，或同时挂有多片相同器件时，可用上挂有相同地址的器件，或同时挂有多片相同器件时，可用硬硬件连接方式对件连接方式对3位引脚位引脚A2A1A0接接Vcc或接地，形成地址数据。或接地，形成地址数据。R/W 数据传送方向。数据传送方向。R/W=1时，主机接收（读）；时，主机接收（读）；R/W=0时，主机发送（写）。时，主机发送（写）。3、接口电气结构、接口电气结构 I2C总线端口输出为开漏结构，总线上必须总线端口输出为开漏结构，总线上必须外接上拉电阻外接上拉电阻Rp，其阻值通常可选，其阻值通常可选510K。4、总线驱动能力、总线驱动能力 由于由于I2C总线器件均为总线器件均为CMOS器件，总线具有器件，总线具有足够的电流驱动能力。足够的电流驱动能力。I2C总线的电容负载能力为总线的电容负载能力为400 pF（通过驱（通过驱动扩展可达动扩展可达4000pF）。）。I2C总线传输速率为总线传输速率为100Kb/s（改进后的规（改进后的规范为范为400 Kb/s）。）。5、I2C总线时序总线时序 一次完整的数据传送过程应包括：起始（一次完整的数据传送过程应包括：起始（S）、发）、发送寻址字节（送寻址字节（SLA R/W）、应答、发送数据、应答、）、应答、发送数据、应答、发送数据、应答、终止（、发送数据、应答、终止（P）。）。三、三、80C51单主系统虚拟单主系统虚拟I2C总线软件包总线软件包 80C51只能采用虚拟只能采用虚拟I2C总线方式，并且只能总线方式，并且只能用用于单主系统，虚拟于单主系统，虚拟I2C总线接口可用通用总线接口可用通用I/O口中任口中任一端线充任，数据线定义为一端线充任，数据线定义为VSDA，时钟线定义为，时钟线定义为VSCL。80C51单主系统虚拟单主系统虚拟I2C总线软件包总线软件包VIIC可由二可由二大类共大类共9个归一化子程序组成。二大类程序分别为个归一化子程序组成。二大类程序分别为典型信号模拟子程序和数据传送通用子程序。典型信号模拟子程序和数据传送通用子程序。1、典型信号模拟子程序、典型信号模拟子程序 对于虚拟对于虚拟I2C总线，有几个重复应用的典型信号，可总线，有几个重复应用的典型信号，可根据根据I2C总线时序要求，编制这些典型信号子程序：总线时序要求，编制这些典型信号子程序：启动信号启动信号STAT 终止信号终止信号STOP 发送应答位发送应答位(A)MACK 发送应答非位发送应答非位(A)NACK 检查应答位检查应答位CACK2、数据传送通用子程序、数据传送通用子程序 数据传送通用子程序是应用典型信号模拟子程序（起数据传送通用子程序是应用典型信号模拟子程序（起始、终止、应答和检查应答）并按始、终止、应答和检查应答）并按I2C总线数据传送时序总线数据传送时序要求编制的子程序。要求编制的子程序。发送一字节数据子程序发送一字节数据子程序WR1B 接收一字节数据子程序接收一字节数据子程序RD1B 发送发送N个字节数据子程序个字节数据子程序WRNB 接收接收N个字节数据子程序个字节数据子程序RDNB 发送发送N个字节数据子程序个字节数据子程序WRNB 按照按照I2C总线数据传送时序要求，一次完整的数总线数据传送时序要求，一次完整的数据据发送过程应包括起始（发送过程应包括起始（S）、发送寻址字节（）、发送寻址字节（SLA R/W）、应答、发送数据、应答、）、应答、发送数据、应答、发送数据、应、发送数据、应答、终止（答、终止（P），其格式如下：），其格式如下：其中，红色部分由主器件发送，从器件接收；黑色部分其中，红色部分由主器件发送，从器件接收；黑色部分由从器件发送，主器件接收。由从器件发送，主器件接收。入口条件：入口条件：伪指令定义伪指令定义NUMB、SLA、MTD单元地址；单元地址；发送数据字节数存内发送数据字节数存内RAM NUMB单元；单元；发送寻址字节存内发送寻址字节存内RAM SLA单元；单元；发送数据依次存放在首址为发送数据依次存放在首址为MTD的内的内RAM中。中。占用资源：占用资源：Acc、R1、R2、R3、Cy、F0。WRNB:MOV R3,NUMB;取发送数据字节数取发送数据字节数N(存在内存在内RAM NUMB单元单元)WRNB0:LCALL STAT ;启动启动I2C总线总线 MOV A,SLA ;读发送寻址字节读发送寻址字节(存在内存在内RAM SLA单元单元)LCALL WR1B ;发送寻址字节发送寻址字节 LCALL CACK ;检查应答位检查应答位 JB F0,WRNB0 ;应答不正常应答不正常,返回重发返回重发 MOV R1,#MTD ;应答应答(A)正常正常,取发送数据存储区首址取发送数据存储区首址WRDA:MOV A,R1 ;读一个字节发送数据读一个字节发送数据 LCALL WR1B ;发送一个字节发送一个字节 LCALL CACK ;检查应答位检查应答位 JB F0,WRNB ;应答不正常应答不正常,返回重发返回重发 INC R1 ;应答应答(A)正常正常,指向发送数据下一字节指向发送数据下一字节 DJNZ R3,WRDA;判判N个数据发送完毕否个数据发送完毕否?未完继续未完继续 LCALL STOP ;N个数据发送完毕个数据发送完毕,发送结束信号发送结束信号 RET ;接收接收N个字节数据子程序个字节数据子程序RDNB 按照按照I2C总线数据传送时序要求，接收总线数据传送时序要求，接收N个字节个字节数据应按下列格式编程：数据应按下列格式编程：其中，红色部分由主器件发送，从器件接收；黑其中，红色部分由主器件发送，从器件接收；黑色部分由从器件发送，主器件接收。色部分由从器件发送，主器件接收。入口条件：入口条件：伪指令定义伪指令定义NUMB、SLA、MRD地址；地址；接收数据字节数存内接收数据字节数存内RAM NUMB单元；单元；接收寻址字节存内接收寻址字节存内RAM SLA单元。单元。出口状态：接收出口状态：接收N个字节依次存在首址个字节依次存在首址MRD的内的内RAM中。中。占用资源：占用资源：Acc、R1、R2、R3、Cy、F0。RDNB:MOV R3,NUMB ;取接收数据字节数取接收数据字节数N(存在内存在内RAM NUMB单元单元)RDNB0:LCALL STAT ;启动启动I2C总线总线 MOV A,SLA ;读接收寻址字节读接收寻址字节(存在内存在内RAM SLA单元单元)LCALL WR1B ;发送接收寻址字节发送接收寻址字节 LCALL CACK ;检查应答位检查应答位 JB F0,RDNB0 ;应答不正常应答不正常,返回重新开始返回重新开始RDA0:MOV R1,#MRD ;应答应答(A)正常正常,取接收数据存储区首址取接收数据存储区首址RDA1:LCALL RD1B ;接收一个字节数据接收一个字节数据 MOV R1,A ;存一个字节数据存一个字节数据 DJNZ R3,ACK ;判判N个数据接收完毕否个数据接收完毕否?未完转发送应答位未完转发送应答位 LCALL NACK ;N个数据接收完毕个数据接收完毕,发送应答非位发送应答非位(A)LCALL STOP ;发送终止信号发送终止信号 RET ;子程序结束返回子程序结束返回ACK:LCALL MACK ;发送应答位发送应答位(A)INC R1 ;指向下一接收数据存储单元地址指向下一接收数据存储单元地址 SJMP RDA1 ;转接收下一字节数据转接收下一字节数据 3、虚拟、虚拟I2C总线软件包总线软件包VIIC小结小结 VIIC软件包共有软件包共有9个归一化子程序组成。个归一化子程序组成。VIIC软件包仅适用单主系统即主方式下软件包仅适用单主系统即主方式下I2C总线外总线外围扩展。且应围扩展。且应fosc6MHz，若，若fosc6MHz，则应相应，则应相应调整调整NOP指令个数，以满足指令个数，以满足I2C总线数据传送时序要总线数据传送时序要求。求。VIIC软件包可嵌入到软件包可嵌入到80C51 ROM中任一空间，作中任一空间，作为为I2C总线扩展应用程序设计的软件支持平台。总线扩展应用程序设计的软件支持平台。在应用在应用VIIC软件包初始化中，应对软件包中标记软件包初始化中，应对软件包中标记符号用伪指令定义。符号用伪指令定义。VIIC软件包占用资源：软件包占用资源：F0、Cy、Acc、R1、R1、R3。在调用。在调用VIIC软件包之前，若涉及这些存储单元软件包之前，若涉及这些存储单元中原有数据尚需保存，应采取保护现场措施，在调用中原有数据尚需保存，应采取保护现场措施，在调用结束后恢复现场。结束后恢复现场。8-4 虚拟虚拟I2C总线扩展总线扩展I/O口口一、一、I2C总线扩展总线扩展I/O口通用器件口通用器件PCF85741、引脚功能、引脚功能 PCF8574是一个带有中断输出的是一个带有中断输出的8位准双向位准双向I/O口口I2C总线扩展芯片。总线扩展芯片。A2A0：地址引脚；：地址引脚；P0P7：8位准双向位准双向I/O口，驱动能口，驱动能力力IOL=25mA，IOH300 A；SDA、SCL：I2C总线接口；总线接口；INT：中断请求输出，低电平有效，开漏输出；：中断请求输出，低电平有效，开漏输出；VDD、VSS：电源端、接地端；：电源端、接地端；2、电路设计、电路设计PCF8574与与80C51 I2C总线接口应用电路总线接口应用电路。3、寻址字节、寻址字节 PCF8574的器件地址是的器件地址是0100，A2A1A0为为引脚地址，全接地时为引脚地址，全接地时为000，R/W=1时，接收寻时，接收寻址字节址字节SLAR=41H=01000001B；R/W=0时，寻时，寻址字节址字节SLAW=40H=01000000B。4、中断请求、中断请求 当当PCF8574输入端输入端P0P7电平状态改变时，中断电平状态改变时，中断请求输出端请求输出端INT会出现低电平（滞后时间约会出现低电平（滞后时间约4s），），可触发可触发80C51产生中断。在对产生中断。在对PCF8574进行一次读写进行一次读写操作后，操作后，INT端撤销中断请求，复位为高电平。端撤销中断请求，复位为高电平。5、数据输入、数据输入/输出操作格式输出操作格式 输出操作输出操作 输入操作输入操作 8-5 虚拟虚拟I2C总线扩展总线扩展AT24CXX系列系列E2PROM一、一、I2C总线总线E2PROM芯片芯片AT24C021、引脚功能、引脚功能SDA、SCL：I2C总线接口总线接口A2A0：地址引脚：地址引脚TEST：测试端，高电平有效：测试端，高电平有效VDD、VSS：电源端、接地端：电源端、接地端 2、电路设计、电路设计 3、寻址字节、寻址字节 AT24CXX的器件地址是的器件地址是1010，A2A1A0为引脚地址，为引脚地址，全接地时为全接地时为000。R/W=1时，读寻址字节时，读寻址字节SLAR=10100001B=A1H；R/W=0时，写寻址字节时，写寻址字节SLAW=10100000B=A0H。4、页写缓冲器、页写缓冲器 E2PROM的写入时间一般需要的写入时间一般需要510ms，页写缓冲，页写缓冲器具有器具有SRAM性质，可快速写入，先将性质，可快速写入，先将CPU输入的据输入的据暂存页写缓冲器内，然后慢慢写入暂存页写缓冲器内，然后慢慢写入E2PROM中。但一中。但一次写入数据，受到该芯片页写缓冲器容量的限制，若次写入数据，受到该芯片页写缓冲器容量的限制，若超出容量或超出页内地址，都将导致出错。应将超出超出容量或超出页内地址，都将导致出错。应将超出部分，隔部分，隔 510ms重新启动一次写操作。重新启动一次写操作。AT24C02页写缓冲器为页写缓冲器为8B，页内地址为，页内地址为000111。5、数据读、数据读/写操作格式写操作格式 写操作格式写操作格式 读操作格式读操作格式