1、2、设机器字长16位，定点表示，尾数15位，数符1位，问：（1）定点原码整数表示时，最大正数是多少？最小负数是多少？（2）定点原码小数表示时，最大正数是多少？最小负数是多少？原码、反码、补码范围3、设机器字长为16位，浮点表示时，阶码5位，阶符1位，数符1位，尾数9位。问：最大浮点数为多少？(阶码及尾数均用原码表示)运算器部分运算器部分第1页5、若浮点数xIEEE754标准32位二进制存放内容为（41360000）16，求其对应浮点数十进制值。7、某数在计算机中用8421BCD表示为0111 1000 1001，其真值为多少？6、将十进制数-0.75表示成单精度IEEE754标准二进制存放内容
2、第2页第3页2、设机器字长16位，定点表示，尾数15位，数符1位，问：（1）定点原码整数表示时，最大正数是多少？最小负数是多少？（2）定点原码小数表示时，最大正数是多少？最小负数是多少？第4页第5页第6页第7页1、SRAM芯片有17位地址线和4位数据线。用这种芯片为32位字长处理器组成1M*32比特存放器，并采取内存条结构。问：（1）若每个内存条为256K*32比特，共需几个内存条？（2）每个内存条共需多少片这么芯片？（3）所组成存放器需用多少片这么芯片？3、某DRAM芯片内部存放单元为128*128结构。该芯片每隔2ms最少要刷新一次，且刷新是经过次序对全部128行存放单元进行内部读操作和
3、写操作实现。设存放器周期为500ns。求其刷新开销（也即刷新操作时间所占百分比）2、设有两种flash芯片：128K*8位，512K*8位2片。试用这些芯片组成512K*32位存放器。存放系统部分存放系统部分主存主存放器放器部分部分第8页第9页2、设有两种flash芯片：128K*8位，512K*8位2片。试用这些芯片组成512K*32位存放器。第10页3、某DRAM芯片内部存放单元为128*128结构。该芯片每隔2ms最少要刷新一次，且刷新是经过次序对全部128行存放单元进行内部读操作和写操作实现。设存放器周期为500ns。求其刷新开销（也即刷新操作时间所占百分比）第11页2、某计算机内存放
4、系统采取L1 cache，L2 cache和主存三级分层结构。访问第I级时命中率为95%，访问第二级是命中率为50%，其余50%访问主存。假定访问L1cache需要1个时钟周期T，访问L2cache和主存分别需要10T和100T，计算三级存放器系统平均访问时间TS是多少周期？1、某计算机系统内存放器由cache和主存组成，cache存取周期为45ns，主存存取周期为200ns。已知在一段给定时间内，CPU共访问内存4500次，其中340次访问主存。（1）cache命中率是多少？（2）CPU访问内存平均时间是多少纳秒？（3）cache-主存系统效率是多少？存存放放系系统统第12页3、某微处理器含
5、有24位地址线，该计算机主存是按照字节寻址，cache行大小为64B。假定cache采取4路组相联映射方式，地址中标识字段为9位。请给出地址格式，并确定以下参数：可寻址单元数，Cache组数，Cache行数，标识长度。试确定内存地址格式。4、一个32位微处理器采取片内4路组相联cache，其存放容量为16KB，其行大小为4个32位字。（1）画出此cache方块图，并用不一样地址域来确定cache是否命中；（2）存放单元地址（ABCDE8F8）16，映射到cache什么地方？第13页第14页第15页第16页第17页1、一个转速为15000转/分磁盘，其平均找道时间为4ms，每条磁道500个扇区，
6、每扇区存512B数据。假设欲读取一个由2500个扇区组成总长为1.28MB文件，文件紧凑存放于磁盘上，即文件占据5个磁道全部扇区。请估算它总传送时间。辅辅存存第18页5、一个转速为15000转/分磁盘，其平均找道时间为4ms，每条磁道500个扇区，每扇区存512B数据。假设欲读取一个由2500个扇区组成总长为1.28MB文件，文件紧凑存放于磁盘上，即文件占据5个磁道全部扇区。请估算它总传送时间。第19页1、假设某计算机指令长度为20位，含有双操作数，单操作数和无操作数三类指令，每个操作数地址要求用6位表示。若操作码字段固定为8位，现以设计出m条双操作数指令，n条无操作数指令。在此情况下，这台计
7、算机最多能够设计出多少条单操作数指令？3、某机字长32位能完成32种操作，CPU有32个通用存放器（32位），主存容量为4G字。（1）若实现RR型指令，其中R为通用存放器，并能实现马上寻址，画出其指令格式。（2）若实现RS型指令，其中R为通用存放器，S为存放器地址（直接寻址或存放器间接寻址实现），画出其指令格式。2、某单片机字长为16位，主存容量为64K字，采取单字长单地址指令，共有64条指令。试采取直接、马上、变址、相对四种寻址方式设计指令格式。指令系统、指令系统、CPUCPU第20页第21页第22页第23页4、第24页第25页5、第26页第27页第28页输入输出系统、总线输入输出系统、总线1、2、第29页4、3、5、第30页6、第31页第32页第33页第34页第35页第36页第37页
浙ICP备2021020529号-1 | 浙B2-20240490 
