计算机组成原理试题库(含答案).doc

计算机组成原理试题一、单项选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。）1.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。A、立即寻址B、变址寻址C、间接寻址 D、寄存器寻址2.某计算机字长是16位它的存储容量是64KB,按字编址,它们寻址范围是（C ） 。A64K B32KBC32K D16KB3.某一RAM芯片其容量为512*8位,除电源和接地端外该芯片引线的最少数目是（C ） 。A.21 B.17 C.19 D.204.指令系统中采用不同寻址方式的目的主要是( C)。A.实现存储程序和程序控制B.可以直接访问外存C.缩短指令长度，扩大寻址空间，提高编程灵活性D.提供扩展操作码的可能并降低指令译码难度5.寄存器间接寻址方式中，操作数处在(B )。A.通用寄存器B.贮存单元C.程序计数器D.堆栈6.RISC是(A)的简称。A.精简指令系统计算机 B.大规模集成电路C.复杂指令计算机 D.超大规模集成电路7CPU响应中断的时间是_ C _。A中断源提出请求；B取指周期结束；C执行周期结束；D间址周期结束。8常用的虚拟存储器寻址系统由_A_两级存储器组成。A主存辅存；BCache主存；CCache辅存；D主存硬盘。9DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作_A_。A停止CPU访问主存；B周期挪用；CDMA与CPU交替访问；DDMA。10浮点数的表示范围和精度取决于_C_ 。A阶码的位数和尾数的机器数形式；B阶码的机器数形式和尾数的位数；C阶码的位数和尾数的位数；D阶码的机器数形式和尾数的机器数形式。11中断向量可提供_C_。A被选中设备的地址； B传送数据的起始地址；C中断服务程序入口地址；D主程序的断点地址。12加法器采用先行进位的目的是_C_ 。A优化加法器的结构；B节省器材；C加速传递进位信号；D增强加法器结构。13在独立请求方式下，若有N个设备，则_B_。A有一个总线请求信号和一个总线响应信号；B有N个总线请求信号和N个总线响应信号；C有一个总线请求信号和N个总线响应信号；D有N个总线请求信号和一个总线响应信号。14主存和CPU之间增加高速缓冲存储器的目的是_A_。A解决CPU和主存之间的速度匹配问题；B扩大主存容量；C既扩大主存容量，又提高了存取速度；D扩大辅存容量。15在计数器定时查询方式下，若计数从0开始，则_A_。A设备号小的优先级高；B每个设备使用总线的机会相等；C设备号大的优先级高。16Cache的地址映象中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作B。A直接映象；B全相联映象；C组相联映象。17直接寻址的无条件转移指令功能是将指令中的地址码送入A_。APC； B地址寄存器；C累加器；DACC。18响应中断请求的条件是_B_。A外设提出中断； B外设工作完成和系统允许时；C外设工作完成和中断标记触发器为“1”时。DCPU提出中断。19主机与设备传送数据时，采用_A_，主机与设备是串行工作的。A程序查询方式；B中断方式；CDMA方式；D通道。20一个节拍信号的宽度是指_C_。A指令周期； B机器周期； C时钟周期； D存储周期。二、填空题（共20分，每空1分）1在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是停止 CPU访问主、周期挪用和DMA和CPU交替访问主存。2设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为2127(1-223)，最小正数为2129，最大负数为2128(-21-223)，最小负数为-2127 。3、虚拟存储器中常用的存储管理方式有 _页式虚拟存储_，_段式虚拟存储_，_段页式虚拟存储_。4在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是T1 = 60nsT2 = 50nsT3 = 90nsT4 = 80ns。则加法器流水线的时钟周期至少为 90ns 。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为 280ns 。5.系统总线按传输信息的不同分为地址总线、_数据_、_控制_三大类。6.半导体SRAM靠_触发器_存储信息，半导体DRAM靠_电容_存储信息。7.动态RAM的刷新方式通常有_、_、_集中分散异步三种。8. CPU能直接访问cache_ 和主存_ ，但不能直接访问磁盘和光盘。二、判断题（判断下列各题的正误。对的打“”，错的打“”。每题1分，计10分） 1、存储单元是存放一个二进制信息的存贮元。2、主程序运行时何时转向为外设服务的中断服务程序是预先安排好的。3、时序电路用来产生各种时序信号，以保证整个计算机协调地工作。4、引入虚拟存储系统的目的是提高存储速度。5、方式进行外设与主机交换信息时，不需要向主机发出中断请求。6、CPU以外的设备都称外部设备。7、奇偶校验可以纠正代码中出现的错误。8、用微指令的分段译码法设计微指令时，需将具有相斥性的微命令组合在同一字段内。9、CPU访问存储器的时间是由存储器的容量决定的，存储容量与越大，访问存储器所需的时间越长。10、一个更高级的中断请求一定可以中断另一个中断处理程序的执行。四、名词解释（每题2分，共10分） 1、存储程序的工作方式：将计算机需进行的工作事先编写成程序，存入计算机中，运行程序时计算机自动进行工作。2、高速缓冲存储器：介于CPU与主存之间，速度较快、容量较小、价格较贵的存储器，引入CACHE的目的是提高存储系统的速度。3、程序中断的工作方式：在CPU运行主程序时，接受到非预期的中断请求，CPU暂停现行工作转向为中断请求服务，待服务完毕后回到住程序继续执行。4、系统总线：连接机器内部各大部件的信息公共通道。5、微程序：用于解释机器指令的若干条微指令的有序集合。6、（磁盘的）数据传输率：单位时间传送的二进制信息的字节数。7、DMA方式：单位时间传送的二进制信息的字节数。8、随机存取方式：一定的硬件和一定的软件组成的有机整体。五、简答题（每小题5分，共30分）1、说你认为计算机系统中的硬件和软件在逻辑功能等价吗？为什么? 答：软件与硬件的逻辑功能是等效的，但性能不相同。2、什么是运算器？它的主要由哪几个功能部件组成？答：运算器是进行算术逻辑运算的部件。它主要由加法器、通用寄存器、标志寄存器等部件组成。3、与RAM相比ROM有何特点？答：ROM掉电后信息不会丢失，但其中的信息只能读不能随便写。4、与程序中断控制方式相比DMA控制方式有何特点？答：速度快。响应快、优先级高、处理快、无须现场保护和现场的恢复。但是应用范围没有程序中断控制方式广。5、微程序控制的基本思想是：把指令执行所需要的所有控制信号存放在控制存储器中，需要时从这个存储器中读取，即把操作控制信号编成微指令，存放在控制存储器中。一条机器指令的功能通常用许多条微指令组成的序列来实现，这个微指令序列称为微程序。微指令在控制存储器中的存储位置称为微地址。6、同种类的外设部设备接入计算机系统时，应解决哪些主要问题？答：数据格式、地址译码、控制信息的组织和状态信息的反馈。7、中断接口一般包含哪些基本组成？简要说明它们的作用。 答：地址译码。选取接口中有关寄存器，也就是选择了I/O设备；命令字/状态字寄存器。供CPU输出控制命令，调回接口与设备的状态信息；数据缓存。提供数据缓冲，实现速度匹配；控制逻辑。如中断控制逻辑、与设备特性相关的控制逻辑等。8、加快中央处理器与主存之间传输信息的措施有哪些？六、综合题1、设X=26/32，Y=-15/32,采用二进制变形补码计算X+Y补=? 并讨论计算结果。 解： 设X=26/32，Y=-15/32,采用二进制变形补码计算X+Y补=? 并讨论计算结果。解:X=0.11010 Y= - 0.01111 X+Y补=0.010111 无溢出 2、00110011，10011110，求？ ？ 解: 00010010101111113、设有一个具有12位地址和4位字长的存储器，问：（1）该存储器能存储多少字节信息？（2）如果存储器由1K1位RAM芯片组成.需要多少片?（3）需要地址多少位作为芯片选择? （4）试画出该存储器的结构图。解：设有一个具有12位地址和4位字长的存储器，（1）该存储器能存储2K字节信息。（2）如果存储器由1K1位RAM芯片组成.需要16片。（3）需要地址2位作为芯片选择。（4） （图略）4. 某机字长16位，内存总容量为256KW，其中ROM占地址范围为00000HOFFFFH，其余地址空间为RAM。请用如下存贮芯片为该机设计一个存储器：(1) ROM、RAM的容量各为多少？(2) 该主存的地址线、数据线各为多少根？(3) 用容量为32K*16的ROM芯片和64K*16的RAM芯片构成该存储器，需要RAM和ROM芯片各几片？(4) 画出存储器结构及其与CPU连接的逻辑框图 解：(1) ROM 64K RAM 192K (2) 数据线有16根，地址线有18根。 (3) 需 ROM 2片 ，需RAM 3片。 (4) （图略） 5什么是CPU？CPU主要由哪些寄存器级的部件组成？CPU 是计算机中进行算术逻辑运算和指挥协调机器各大部件工作的部件。IR、PSW、GR、ALU、PC等。（图略） 6 画出单总线CPU内部框图（寄存器级），拟出加法指令ADD R1，（R2）的读取与执行流程。源寻址方式采用寄存器间址方式。解: 计算机组成原理试题（一）一、选择题（共20分，每题1分）1零地址运算指令在指令格式中不给出操作数地址，它的操作数来自_。A立即数和栈顶；B暂存器；C栈顶和次栈顶；D累加器。2_可区分存储单元中存放的是指令还是数据。A存储器；B运算器；C控制器；D用户。3所谓三总线结构的计算机是指_。A地址线、数据线和控制线三组传输线。BI/O总线、主存总统和DMA总线三组传输线；CI/O总线、主存总线和系统总线三组传输线；D设备总线、主存总线和控制总线三组传输线。4某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_。A128K；B64K；C64KB；D128KB。5主机与设备传送数据时，采用_，主机与设备是串行工作的。A程序查询方式；B中断方式；CDMA方式；D通道。6在整数定点机中，下述第_种说法是正确的。A原码和反码不能表示 -1，补码可以表示 -1；B三种机器数均可表示 -1；C三种机器数均可表示 -1，且三种机器数的表示范围相同；D三种机器数均不可表示 -1。7变址寻址方式中，操作数的有效地址是_。A基址寄存器内容加上形式地址（位移量）；B程序计数器内容加上形式地址；C变址寄存器内容加上形式地址；D以上都不对。8向量中断是_。A外设提出中断；B由硬件形成中断服务程序入口地址；C由硬件形成向量地址，再由向量地址找到中断服务程序入口地址D以上都不对。9一个节拍信号的宽度是指_。A指令周期；B机器周期；C时钟周期；D存储周期。10将微程序存储在EPROM中的控制器是_控制器。A静态微程序；B毫微程序；C动态微程序；D微程序。11隐指令是指_。A操作数隐含在操作码中的指令；B在一个机器周期里完成全部操作的指令；C指令系统中已有的指令；D指令系统中没有的指令。12当用一个16位的二进制数表示浮点数时，下列方案中第_种最好。A阶码取4位（含阶符1位），尾数取12位（含数符1位）；B阶码取5位（含阶符1位），尾数取11位（含数符1 位）；C阶码取8位（含阶符1位），尾数取8位（含数符1位）； D阶码取6位（含阶符1位），尾数取12位（含数符1位）。13DMA方式_。A既然能用于高速外围设备的信息传送，也就能代替中断方式；B不能取代中断方式；C也能向CPU请求中断处理数据传送；D内无中断机制。14在中断周期中，由_将允许中断触发器置“0”。A关中断指令；B机器指令；C开中断指令；D中断隐指令。15在单总线结构的CPU中，连接在总线上的多个部件_。A某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收数据；B某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据；C可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据；D可以有多个同时向总线发送数据，但可以有一个同时从总线接收数据。16三种集中式总线控制中，_方式对电路故障最敏感。A链式查询；B计数器定时查询；C独立请求；D以上都不对。17一个16K8位的存储器，其地址线和数据线的总和是_。A48；B46；C17；D2218在间址周期中，_。A所有指令的间址操作都是相同的；B凡是存储器间接寻址的指令，它们的操作都是相同的；C对于存储器间接寻址或寄存器间接寻址的指令，它们的操作是不同的；D以上都不对。19下述说法中_是正确的。AEPROM是可改写的，因而也是随机存储器的一种；BEPROM是可改写的，但它不能用作为随机存储器用；CEPROM只能改写一次，故不能作为随机存储器用；DEPROM是可改写的，但它能用作为随机存储器用。20打印机的分类方法很多，若按能否打印汉字来区分，可分为_。A并行式打印机和串行式打印机；B击打式打印机和非击打式打印机；C点阵式打印机和活字式打印机；D激光打印机和喷墨打印机。二、填空（共20分，每空1分）1设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 ，最小正数为 ，最大负数为 ，最小负数为 。2指令寻址的基本方式有两种，一种是 寻址方式，其指令地址由 给出，另一种是 寻址方式，其指令地址由 给出。3在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是T1 = 60nsT2 = 50nsT3 = 90nsT4 = 80ns。则加法器流水线的时钟周期至少为 。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为 。4一个浮点数，当其尾数右移时，欲使其值不变，阶码必须 。尾数右移1位，阶码 。5存储器由m（m1，2，4，8）个模块组成，每个模块有自己的 和 寄存器，若存储器采用 编址，存储器带宽可增加到原来的 _倍。6按序写出多重中断的中断服务程序包括 、 、 、 和中断返回几部分。三、名词解释(共10分，每题2分)1微操作命令和微操作 2快速缓冲存储器 3基址寻址 4流水线中的多发技术 5指令字长 四、计算题（5分）设机器数字长为8位（含1位符号位），设A，B，计算AB补，并还原成真值。五、简答题（共20分）1异步通信与同步通信的主要区别是什么，说明通信双方如何联络。（4分）2为什么外围设备要通过接口与CPU相连？接口有哪些功能？（6分）六、问答题（共15分）1设CPU中各部件及其相互连接关系如下图所示。图中W是写控制标志，R是读控制标志，R1和R2是暂存器。（8分）（1）假设要求在取指周期由ALU完成 (PC) + 1PC的操作（即ALU可以对它的一个源操作数完成加1的运算）。要求以最少的节拍写出取指周期全部微操作命令及节拍安排。（2）写出指令ADD # （#为立即寻址特征，隐含的操作数在ACC中）在执行阶段所需的微操作命令及节拍安排。2DMA接口主要由哪些部件组成？在数据交换过程中它应完成哪些功能？画出DMA工作过程的流程图（不包括预处理和后处理）七、设计题（10分）设CPU共有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读写控制信号（高电平为读，低电平为写）。现有下列芯片及各种门电路（门电路自定），如图所示。画出CPU与存储器的连接图，要求：（1）存储芯片地址空间分配为：最大4K地址空间为系统程序区，相邻的4K地址空间为系统程序工作区，最小16K地址空间为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。（1）主存地址空间分配：6000H67FFH为系统程序区；6800H6BFFH为用户程序区。（2）合理选用上述存储芯片，说明各选几片？（3）详细画出存储芯片的片选逻辑图。计算机组成原理试题答案（一）一、选择题（共20分，每题1分）1C 2C 3B 4B 5A 6B 7C8C9C10A11D12B13B14D15B16A17D18C19B20C二、填空（共20分，每空1分）1AA2127(1-223)B2129C2128(-21-223) D-21272A 顺序 B程序计数器C跳跃 D 指令本身3A90nsB280ns4AA增加B加15A地址B数据C模mDm6A保护现场 B开中断 C设备服务D恢复现场三、名词解释(共10分，每题2分)1微操作命令和微操作答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制实现的最基本操作。2快速缓冲存储器答：快速缓冲存储器是为了提高访存速度，在CPU和主存之间增设的高速存储器，它对用户是透明的。只要将CPU最近期需用的信息从主存调入缓存，这样CPU每次只须访问快速缓存就可达到访问主存的目的，从而提高了访存速度。3基址寻址答：基址寻址有效地址等于形式地址加上基址寄存器的内容。4流水线中的多发技术答：为了提高流水线的性能，设法在一个时钟周期（机器主频的倒数）内产生更多条指令的结果，这就是流水线中的多发技术。5指令字长答：指令字长是指机器指令中二进制代码的总位数。四、（共5分）计算题 答：A+B补1.1011110，A+B （-17/64）A-B补1.1000110，A-B （35/64）五、简答题（共20分）1（4分）答：同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按统一的时序，统一的传输周期进行信息传输，通信双方按约定好的时序联络。后者没有公共时钟，没有固定的传输周期，采用应答方式通信，具体的联络方式有不互锁、半互锁和全互锁三种。不互锁方式通信双方没有相互制约关系；半互锁方式通信双方有简单的制约关系；全互锁方式通信双方有完全的制约关系。其中全互锁通信可靠性最高。2（6分，每写出一种给1分，最多6分）答：外围设备要通过接口与CPU相连的原因主要有： （1）一台机器通常配有多台外设，它们各自有其设备号（地址），通过接口可实现对设备的选择。 （2）I/O设备种类繁多，速度不一，与 CPU速度相差可能很大，通过接口可实现数据缓冲，达到速度匹配。 （3）I/O设备可能串行传送数据，而CPU一般并行传送，通过接口可实现数据串并格式转换。 （4）I/O设备的入/出电平可能与CPU的入/出电平不同，通过接口可实现电平转换。 （5）CPU启动I/O设备工作，要向外设发各种控制信号，通过接口可传送控制命令。 （6）I/O设备需将其工作状况（“忙”、“就绪”、“错误”、“中断请求”等）及时报告CPU，通过接口可监视设备的工作状态，并保存状态信息，供CPU查询。 可见归纳起来，接口应具有选址的功能、传送命令的功能、反映设备状态的功能以及传送数据的功能（包括缓冲、数据格式及电平的转换）。4（5分）答：（1） 根据IR和MDR均为16位，且采用单字长指令，得出指令字长16位。根据105种操作，取操作码7位。因允许直接寻址和间接寻址，且有变址寄存器和基址寄存器，因此取2位寻址特征，能反映四种寻址方式。最后得指令格式为：727OPMAD其中 OP 操作码，可完成105种操作；M 寻址特征，可反映四种寻址方式；AD形式地址。这种格式指令可直接寻址27 = 128，一次间址的寻址范围是216 = 65536。（2） 双字长指令格式如下：727OPMAD1AD2其中 OP、M的含义同上；AD1AD2为23位形式地址。这种格式指令可直接寻址的范围为223 = 8M。（3） 容量为8MB的存储器，MDR为16位，即对应4M16位的存储器。可采用双字长指令，直接访问4M存储空间，此时MAR取22位；也可采用单字长指令，但RX和RB取22位，用变址或基址寻址访问4M存储空间。六、 （共15分）问答题1（8分）答：（1）由于 (PC) + 1PC需由ALU完成，因此PC的值可作为ALU的一个源操作数，靠控制ALU做1运算得到 (PC) + 1，结果送至与ALU输出端相连的R2，然后再送至PC。此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排如下：T0 PCMAR，1RT1 M(MAR)MDR，(PC) + 1R2T2 MDRIR，OP(IR)微操作命令形成部件T3 R2PC（2）立即寻址的加法指令执行周期的微操作命令及节拍安排如下：T0 Ad(IR)R1 ；立即数R1T1 (R1) + (ACC)R2 ；ACC通过总线送ALUT2 R2ACC ；结果ACC2（7分）答：DMA接口主要由数据缓冲寄存器、主存地址计数器、字计数器、设备地址寄存器、中断机构和DMA控制逻辑等组成。在数据交换过程中，DMA接口的功能有：（1）向CPU提出总线请求信号；（2）当CPU发出总线响应信号后，接管对总线的控制；（3）向存储器发地址信号（并能自动修改地址指针）；（4）向存储器发读/写等控制信号，进行数据传送；（5）修改字计数器，并根据传送字数，判断DMA传送是否结束；（6）发DMA结束信号，向CPU申请程序中断，报告一组数据传送完毕。DMA工作过程流程如图所示。 七、设计题（共10分） 答： （1）主存地址空间分配。（2分） A15 A11 A7 A0最大4K 2K8位ROM 2片相邻4K 4K4位RAM 2片最小16K 8K8位RAM 2片（2）根据主存地址空间分配最大4K地址空间为系统程序区，选用2片2K8位ROM芯片；（1分）相邻的4K地址空间为系统程序工作区，选用2片4K4位RAM芯片；（1分）最小16K地址空间为用户程序区，选用2片8K8位RAM芯片。（1分）（3）存储芯片的片选逻辑图（5分）计算机组成原理试题（二）一、选择题（共20题，每题1分，共20分）1.在下列机器数_B_中，零的表示形式是唯一的。A原码B补码C反码D原码和反码2.CRT的分辨率为10241024，颜色深度为8位，则刷新存储器的存储容量是_B_。A2MBB1MBC8MBD1024B3.在定点二进制运算器中，减法运算一般通过_D_来实现。A原码运算的二进制减法器B补码运算的二进制减法器C补码运算的十进制加法器D补码运算的二进制加法器4.在指令的地址字段中，直接指出操作数本身的寻址方式，称为_B_。A.隐含寻址B.立即寻址C.寄存器寻址D.直接寻址5.信息只用一条传输线，且采用脉冲传输的方式称为_A_。A.串行传输B.并行传输C.并串行传输D.分时传输6.和外存储器相比，内存储器的特点是_C_。A容量大、速度快、成本低B容量大、速度慢、成本高C容量小、速度快、成本高D容量小、速度快、成本低7.CPU响应中断的时间是_C_。A中断源提出请求B取指周期结束C执行周期结束。8.EPROM是指_C_。A.读写存储器B.只读存储器C.可编程的只读存储器D.光擦除可编程的只读存储器9.下列数中最小的数是_B_。A（1101001）2B（52）8C（133）8D（30）1610.假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是_D_。A11001011B11010110C11000001D1100100111.单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常需采用_C_。A.堆栈寻址方式B.立即寻址方式C.隐含寻址方式D.间接寻址方式12.用于对某个寄存器中操作数的寻址方式称为_C_寻址。A.直接B.间接C.寄存器直接D.寄存器间接13.中央处理器（CPU）包含_C_。A运算器B控制器C运算器、控制器和cacheD运算器、控制器和主存储器14.在CPU中跟踪指令后继地址的寄存器是_B_。A主存地址寄存器B程序计数器C指令寄存器D状态条件寄存器15.在集中式总线仲裁中，_C_方式响应时间最快。A链式查询B.计数器定时查询C.独立请求D.以上三种相同16.PCI总线的基本传输机制是_D_。A串行传输B并行传输CDMA式传输D猝发式传输17.中断向量地址是_B_。A子程序入口地址B中断服务子程序入口地址C中断服务子程序出口地址D中断返回地址18.CD-ROM是_C_型光盘。A一次B重写C只读19.某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是_A_。A512KB1MC512KB20一个16K32位的存储器，其地址线和数据线的总和是_B_。A48B46C36D.40二、填空题（共7题，每空1分，共20分）1.计算机系统是由_和软件两大部分组成，软件又分为_和_。2.系统总线按传输信息的不同分为地址总线、_、_三大类。3.四位二进制补码所能表示的十进制整数范围是_至_。4.半导体SRAM靠_存储信息，半导体DRAM靠_存储信息。5.动态RAM的刷新方式通常有_、_、_三种。6.完整的指令周期包括取指、_、_、_四个子周期，影响指令流水线性能的三种相关分别是_相关、_相关和控制相关。7.Cache和主存地址的映射方式有_、_、_ 三种。三、简答题（共2题，每题5分，共10分）1什么叫指令？什么叫指令系统？2.一次程序中断大致可分为哪几个阶段？四、应用题（共5题，每题10分，共50分）1.设某机主频为8MHz，每个机器周期平均含2个时钟周期，每条指令平均有2.5个机器周期，试问该机的平均指令执行速度为多少MIPS？若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有5个机器周期，则该机的平均指令执行速度又是多少MIPS？由此可得出什么结论？2设某机有四个中断源A、B、C、D，其硬件排队优先次序为A,B,C,D，现要求将中断处理次序改为D,A,C,B。（1）写出每个中断源对应的屏蔽字。（2）按下图时间轴给出的四个中断源的请求时刻，画出CPU执行程序的轨迹。设每个中断源的中断服务程序时间均为20s。3.设机器数字长为8位（含一位符号位），若A=+15，B=+24，求A+B补和A-B补并还原成真值。4.某机字长16位，存储字长等于指令字长，若存储器直接寻址空间为128字，变址时的位移量为-64+63,16个通用寄存器可作为变址寄存器。设计一套指令格式，满足下列寻址类型的要求。（1）直接寻址的二地址指令3条；（2）变址寻址的一地址指令6条；（3）寄存器寻址的二地址指令9条；（4）直接寻址的一地址指令13条。5设CPU共有16根地址线，8根数据线，并用-MREQ（低电平有效）作访存控制信号，R/-W作读写命令信号（高电平为读，低电评为写）。现有8片8KX8位的RAM芯片与CPU相连，试回答：（1）用74138译码器画出CPU与存储芯片的连接图；（2）写出每片RAM的地址范围；（3）根据图（1），若出现地址线A13与CPU断线，并搭接到高电平上,将出现什么后果？计算机组成原理试题（二）答案一、选择题1.B2.B3.D4.B5.A6.C7.C8.C9.B10.D11.C12.C13.C14.B15.C16.D17.B18.C19.A20.B二、填空题1.硬件系统软件应用软件2数据地址控制3+15-164.触发器电容5集中分散异步6间址执行中断结构数据控制7直接映射全相连组相连三、简答题1指令是计算机执行某种操作的命令，也就是常说的机器指令。一台机器中所有机器指令的集合，称这台计算机的指令系统。2答：一次程序中断大致可分为五个阶段。中断请求（1分）中断判优（1分）中断响应（1分）中断服务（1分）中断返回（1分）四、应用题1解：先通过主频求出时钟周期，再求出机器周期和平均指令周期，最后通过平均指令周期的倒数求出平均指令执行速度。计算如下：时钟周期=1/8MHz=0.12510-6=125ns机器周期=125ns2=250ns平均指令周期=250ns2.5=625ns平均指令执行速度=1/625ns=1.6MIPS当参数改变后：机器周期=125ns4=500ns=0.5s平均指令周期=0.5s5=2.5s平均指令执行速度=1/2.5s=0.4MIPS结论：两个主频相同的机器，执行速度不一定一样。2（1）在中断处理次序改为DAC