EDA关键技术实用教程VerilogHDL版学习报告.doc

可编程逻辑器件与EDA技术
学习报告

院 系： 自动化工程学院电子学系
专 业： 电子信息科学与技术
班 级： 级2班
姓 名： 何伍健

7月2日

一、 EDA技术概述
1.1 EDA技术及其发展
20世纪70年代，在集成电路制作方面，双极工艺，MOS工艺已得到广泛应用；20世纪80年代，集成电路设计进入了CMOS（互补场效应管）时代；
20世纪90年代，集成电路设计工艺进入了超深亚微米阶段；
21世纪，全面进入了EDA时代。
1.2 EDA技术实现目的

1． 可编程逻辑器件
2． 半定制或全定制ASIC
（1）门阵列ASIC
（2）原则单元ASIC
3.混合ASIC
1.3 硬件描述语言Verilog HDL
1.VHDL
2.Verilog HDL
3.SystemVerilog和System C
1.4 其她惯用HDL
VHDL与Verilog相比，有下列优势：
1.语法比Verilog严谨，通过EDA工具自动语法检查，易排除许多设计中疏忽；
2.有较好行为级描述能力和一定系统级描述能力，而Verilog建模时，行为与系统级抽象及有关描述能力不及VHDL。
与Verilog相比，有下列局限性：
1.VHDL代码较冗长，在相似逻辑功能描述时，Verilog代码比VHDL少量多；
2.VHDL对数据类型匹配规定过于严格，初学时会感到不是很以便，编程耗时也较多；而Verilog支持自动类型转换，初学者容易入门；
3.VHDL对版图级，管子级这些较为低层描述级别，几乎不支持，无法直接用于集成电路低层建模。
SystemVerilog重要定位于集成电路实现和验证流程，并为系统级设计流程提供了强大链接能力。
System C是C++语言硬件描述扩展，重要用于ESL（电子系统级）建模与验证。
1.5 HDL综合
1.从自然语言转换到Verilog HDL语言算法表述，即自然语言综合；
2.从算法表述转换到寄存器输出级表述，即行为综合；
3.从RTL级表述转换到逻辑门表述，即逻辑综合；
4.从逻辑门表述转换到版图级表述，或转换到FPGA配备网标文献，可称为版图综合或构造综合。

1.6 自顶向下设计技术

1.7 EDA技术优势
1.大大减少设计成本，缩短设计周期。
2.有各类库支持。
3.简化了设计文档管理。
4.日益强大逻辑设计仿真测试技术。
5.设计者拥有完全自主权，再无受制于人之虞。
6.设计语言原则化，开发工具规范化，设计成果通用性，良好可移植与可测试性，为系统开发提供了可靠保证。
7.能将所有设计环节纳入统一自顶向下设计方案中。
8.整个设计流程上充分运用计算机自动设计能力，在各个设计层次上运用计算机完毕不同内容仿真模仿，并且在系统板设计结束后仍可运用计算机对硬件系统进行完整全面测试。
1.8 EDA设计流程

1.9 ASIC及其设计流程

1.9.1 ASIC设计简介

1.9.2 ASIC设计普通流程简述

1.10 惯用EDA工具
设计输入编辑器，HDL综合器，仿真器，适配器和下载器。
1.11 Quartus II概述

1.12 IP核
软IP，固IP，硬IP。
113 EDA技术发展趋势管窥
1.在一种芯片上完毕系统级集成已成为也许。
2.可编程逻辑器件开始进入老式ASIC市场。
3.EDA工具和IP核应用更为广泛。
4.高性能EDA工具得到长足发展，其自动化和智能化限度不断提高，为嵌入式系统设计提供了功能强大开发环境。
5.计算机硬件平台性能大幅度提高，为复杂SOC设计提供了物理基本。
二、可编程逻辑器件原理
1 可编程逻辑器件发展历程与分类
1.20世纪70年代，熔丝编程PROM和PLA器件是最早可编程逻辑器件；
2.20世纪70年代末，对PLA进行了改进，AMD公司推出PAL器件；
3.20世纪80年代初，Lattice创造电可擦写，比PAL使用更灵活GAL器件；
4.20世纪80年代中期，Xilinx公司提浮现场可编程概念，同步生产出了世界上第一片FPGA器件。同一时期，Altera公司推出了EPLD器件，比GAL器件有更高集成度，可以用紫外线或电擦除；
5.20世纪80年代末，Lattice公司又提出在系统可编程技术，并且推出了一系列具备在系统可编程能力CPLD器件，将可编程逻辑器件性能和应用技术推向一种全新高度；
6.进入20世纪90年代后，可编程逻辑集成电路技术进入了飞速发展时期。器件可用逻辑门数超过了百万门，并浮现了内嵌复杂功能模块SOPC。

图2-1 PLD按集成度分
2 FPGA和CPLD构造原理

图2-2 MAX3000A系列单个宏单元构造
2.1 查找表逻辑构造

图2-3 FPGA查找表单元内部构造
2.2 Cyclone III系列器件构造原理

图2-4 CycloneIII LE 构造图
3 FPGA/CPLD编程与配备

图2-5 CPLD编程下载连接图

图2-6 JTAG在线配备FPGA电路原理图

图 2-7 用89S52进行配备
三、Verilog语言总结
1.Verilog语言程序构造
1.模块表述
2.端口语句，端口信号名和端口模式
3.赋值语句与条件操作符
4.核心字
5.标记符
6.规范程序书写格式
7.文献取名和存盘
2.Assign语句
Assign 目的变量名=驱动表达式；
Assign Dout = a & b；
Assign Dout = a & b | c;
Assign Dout = e & f | d。
3.always语句块
Always阐明语句在仿真一开始就执行,语句背面跟着过程块与否运营,要看它触发条件与否满足,如满足则运营过程块一次,再次满足在运营一次,直到仿真结束。
有边沿触发和电平触发两种，一种模块中可以有各种always块，并且都是并行运营。
4.阻塞赋值与非阻塞赋值区别
阻塞赋值：目的变量名 = 驱动表达式
非阻塞赋值：目的变量名<= 驱动表达式

图3-1 例5-6综合后RTL电路 图3-2 例5-5综合后RTL电路
5.如何用always语句块设计组合电路和时序电路
边沿触发always块经常描述时序行为，如有限状态机。如果符合可综合风格规定，则可通过综合工具自动地将其转换为寄存器组和门级组合逻辑构造，而该构造应具备时序所规定行为。
电平触发always块常惯用来描述组合逻辑行为。如果符合可综合风格规定，则可通过综合工具自动地将其转换为表达组合逻辑门级逻辑构造或带锁存器组合逻辑构造，而该构造应具备所规定行为。
6.如何用always语句设计异步控制和同步控制
6.1 含异步复位/时钟使能型触发器

6.2 同步复位型触发器

7.条件完整if语句与条件不完整if语句

8.如何实现三态控制和双向信号设计
三态控制电路设计

图3-3 4位三态控制门电路

双向端口设计

图3-4 1位双向端口电路设计之RTL图
四、 Quartus II软件用法
1.设计流程
环节1：建立工作库文献夹---环节2：输入设计项目原理图或硬件描述语言---环节3：存盘，注意原理图或硬件描述语言取名---环节4：创立工程并将设计文献加入工程中---环节5：选取目的器件---环节6：启动编译---环节7：建立仿真波形文献---环节8：仿真测试与分析---环节9：选定工作模式，引脚锁定并编译---环节10：编程下载---环节11：硬件测试。
2.宏功能模块定制办法
例如：LPM_ROM模块设立
1.建立.mif或.hex格式文献
例如直接编辑法：，或文献编辑法，C软件生成，专用生成器，汇编器。
2.定制
（1）打开宏功能块调用管理器

图4-1 定制新宏功能块

图4-2 调用单口LPM RAM
（2）设立参数后，单击NEXT

图4-3 设定RAM参数

图4-4 设定RAM仅输入时钟控制

图4-5 设定在写入同步读出原数据：Old Data

图4-6 设定初始化文献和充许在线编辑

图4-7 在原理图上连接好RAM模块
3.嵌入式逻辑分析仪功能和用法
1 打开SignalTap II编辑窗口

图4-8 SignalTap II编辑窗口
2 调入待测信号

图4-9 输入逻辑分析仪测试信号
3 SignalTapII参数设立

图4-10 SignalTapII编辑窗口
4 文献存盘

图4-11 选取或删除SignalTapII文献加入综合编译
5 编译下载

图4-12 设定SignalTapII对FPGA通信接口
6 启动SignalTap II进行采样与分析

图4-13 下载CNT10.sof并启动SignalTapII

图4-14 SignalTapII数据窗口设立后信号波形
7 SignalTap II其她设立与控制办法