数字电子技术第五章.ppt

数字电子技术第五章第一节第一节 SR锁存器锁存器v 电路结构与工作原理电路结构与工作原理v 动作特点动作特点v 概述概述2下页下页返回返回触发器：触发器：触发器：触发器：能够存储能够存储能够存储能够存储1 1位二值信号的基本单元电路。位二值信号的基本单元电路。位二值信号的基本单元电路。位二值信号的基本单元电路。触发器必须具备的两个基本特点：触发器必须具备的两个基本特点：触发器必须具备的两个基本特点：触发器必须具备的两个基本特点：1.具有具有具有具有两个两个两个两个能自行保持的能自行保持的能自行保持的能自行保持的稳定状态稳定状态稳定状态稳定状态，用来表示，用来表示，用来表示，用来表示逻辑状态的逻辑状态的逻辑状态的逻辑状态的 0 0 和和和和 1 1 ，或二进制数的，或二进制数的，或二进制数的，或二进制数的 0 0 和和和和 1 1。2.2.根据不同的输入信号可以根据不同的输入信号可以根据不同的输入信号可以根据不同的输入信号可以置成置成置成置成 1 1 或或或或 0 0 状态状态状态状态。一、概述上页上页3下页下页返回返回上页上页1.1.根据电路结构形式的不同分为：根据电路结构形式的不同分为：根据电路结构形式的不同分为：根据电路结构形式的不同分为：基本基本基本基本RSRS触发器、触发器、触发器、触发器、同步同步同步同步RSRS触发器、触发器、触发器、触发器、主从主从主从主从触发器、触发器、触发器、触发器、维持阻塞维持阻塞维持阻塞维持阻塞触发器、触发器、触发器、触发器、CMOSCMOS边沿边沿边沿边沿触发器。触发器。触发器。触发器。2.根据逻辑功能的不同分为：根据逻辑功能的不同分为：根据逻辑功能的不同分为：根据逻辑功能的不同分为：RSRS触发器、触发器、触发器、触发器、JKJK触发器、触发器、触发器、触发器、T T触发器、触发器、触发器、触发器、D D触发器。触发器。触发器。触发器。3.根据存储数据的原理不同分为根据存储数据的原理不同分为根据存储数据的原理不同分为根据存储数据的原理不同分为:静态静态静态静态触发器和触发器和触发器和触发器和动态动态动态动态触发器。触发器。触发器。触发器。触发器的分类：触发器的分类：4二、SR锁存器电路结构与工作原理 SR锁存器（又叫基本锁存器（又叫基本RS触发器）触发器）是各种触发器构成是各种触发器构成的基本部件，也是最简单的一种触发器。它的输入信号直的基本部件，也是最简单的一种触发器。它的输入信号直接作用在触发器，无需触发信号。接作用在触发器，无需触发信号。1.由或非门构成由或非门构成：工作原理工作原理a.RD0，SD1Q 0SD1RD0Q 0Q1b.RD1，SD0Q0RD1SD0Q=0Q 1锁存器的锁存器的1态态锁存器的锁存器的0态态置位端或置置位端或置1输入端输入端复位端或置复位端或置0输入端输入端6c.RD0，SD0Q*0SD0Q=0Q*1若若Q0Q-原态，原态，Q*-新态新态Q*1RD0Q*=0Q*0若若Q1Q*Q 保持原态保持原态7d.RD1，SD1QQ =0，为禁态，也称为，为禁态，也称为不定态，即不定态，即RD和和SD同时去掉同时去掉高电平加低电平，输出状态高电平加低电平，输出状态不定，故输入端应该遵循不定，故输入端应该遵循 RDSD01100其特性表如表所示其特性表如表所示8下页下页返回返回上页上页用或非门组成的用或非门组成的SR锁存器的特性表锁存器的特性表SDRDQQ*0011001100001111010101010111000*0*因为触发器的新状态因为触发器的新状态Q*（也叫做（也叫做次态次态）不仅与输入状态有关，）不仅与输入状态有关，而且与触发器原来的状态而且与触发器原来的状态Q（也叫做（也叫做初态初态）有关，）有关，所以把所以把Q也作为一个变量列入了真值表，并将也作为一个变量列入了真值表，并将Q称为称为状态变量状态变量,这种含有状态变量的真值表叫做触发器的特性表（功能表）。这种含有状态变量的真值表叫做触发器的特性表（功能表）。92.由与非门构成由与非门构成：功能表如表所示功能表如表所示10t1 t2 t3 t4 t5 t6 t7 t8QOOOOtttt电压波形图电压波形图电压波形图电压波形图下页下页返回返回上页上页 例例例例5.1.15.1.1已知基本已知基本已知基本已知基本RSRS触发器输入信号的波形，触发器输入信号的波形，触发器输入信号的波形，触发器输入信号的波形，画出输出信号波形。画出输出信号波形。画出输出信号波形。画出输出信号波形。11返回返回三、动作特点输入信号在全部作用时间里，输入信号在全部作用时间里，输入信号在全部作用时间里，输入信号在全部作用时间里，即即即即S SD D或或或或R RD D为为为为1 1的全部时间里，的全部时间里，的全部时间里，的全部时间里，都能直接改变输出端的状态，都能直接改变输出端的状态，都能直接改变输出端的状态，都能直接改变输出端的状态，这就是基本这就是基本这就是基本这就是基本RSRS触发器的触发器的触发器的触发器的动作特点。动作特点。动作特点。动作特点。S SD D叫做叫做叫做叫做直接置位端。直接置位端。直接置位端。直接置位端。R RD D叫做叫做叫做叫做直接复位端。直接复位端。直接复位端。直接复位端。上页上页12第二节第二节 电平触发的触发器电平触发的触发器v 电路结构与工作原理电路结构与工作原理v 电平触发方式的动作特点电平触发方式的动作特点13 在数字系统中，常常要求某些触发器在在数字系统中，常常要求某些触发器在同一时刻动作同一时刻动作，这就要求有一个同步信号来控制，这个控制信号叫做这就要求有一个同步信号来控制，这个控制信号叫做时钟时钟信号信号（Clock），简称时钟，用），简称时钟，用CLK表示。这种受时钟控表示。这种受时钟控制的触发器统称为制的触发器统称为时钟触发器时钟触发器。一、电路结构与工作原理一、电路结构与工作原理 图所示为电平触发图所示为电平触发SR触发器（同步触发器（同步SR触发器）的基本触发器）的基本电路结构及图形符号。电路结构及图形符号。基本基本SR锁存器锁存器输入控制门输入控制门只有在只有在CLK1时，时，SR才能起作用才能起作用14二、工作原理二、工作原理1.CLK0此时门此时门G3和和G4被封锁，被封锁，输出为高电平。输出为高电平。0对于由对于由G1和和G2构成的构成的SR锁存器，触发器保持锁存器，触发器保持原态，即原态，即Q*=Q112.CLK1此时门此时门G3和和G4开启，触开启，触发器输出由发器输出由S 和和R决定。决定。a.S=0,R=010011Q*=Qb.S=0,R=10111010Q*=0c.S=1,R=01101010Q*=1d.S=1,R=11110011Q*=Q*=1(禁态）禁态）16其功能如表所示其功能如表所示0 00 0X XX X0 01 11 1X XX X0 01 11 10 00 01 11 10 00 01 11 10 01 11*1*1 11 11 11*1*0 01 11 10 01 11 11 10 00 01 11 11 11 10 01 11 10 00 01 10 00 00 01 1表表5.3.117无小圆圈表示高电平有效无小圆圈表示高电平有效下页下页返回返回上页上页在某些应用场合，有时需要在有效电平到达之前在某些应用场合，有时需要在有效电平到达之前预先将触发器置成指定的状态。预先将触发器置成指定的状态。为此，在实用的电路上往往还设置有为此，在实用的电路上往往还设置有异步置异步置1输入输入端和端和异步置异步置0输入端。输入端。电路结构电路结构电路结构电路结构图形符号图形符号图形符号图形符号异步置位端异步置位端异步置位端异步置位端异步复位端异步复位端异步复位端异步复位端当当CLK0情况下，情况下，S D 0，R D 1，Q1；S D 1，R D 1，Q0。不用设置初态时，。不用设置初态时，S D R D 1小圆圈表示低电平有效小圆圈表示低电平有效18下页下页返回返回上页上页二、电平触发方式的动作特点如果如果CLK=1期间内输入信号多次发生变化，则触发器的期间内输入信号多次发生变化，则触发器的状态也会发生多次翻转，这降低了电路的状态也会发生多次翻转，这降低了电路的抗干扰能力。抗干扰能力。1、在在CLK1期间，期间，S和和R的信号都能通过引导门的信号都能通过引导门G3和和G4门，从而引起门，从而引起SR锁存器的变化，从而使得触发器置锁存器的变化，从而使得触发器置成相应的状态；成相应的状态；2 、在在CLK1的全部时间里的全部时间里S和和R的变化都将引起触发的变化都将引起触发器输出端状态的变化。器输出端状态的变化。这种在这种在CLK由由“0”到到“1”整个正脉冲期间触发器整个正脉冲期间触发器动作的控制方式称为动作的控制方式称为电平触发方式。电平触发方式。19下页下页返回返回上页上页例例5.2.1 已知电平触已知电平触发发SR触发器的输入波触发器的输入波形如图所示，画出形如图所示，画出 Q和和Q端的电压波形。端的电压波形。假定触发器的假定触发器的初始状初始状态为态为Q=0。20下页下页返回返回上页上页数据输入端数据输入端数据输入端数据输入端控制端控制端控制端控制端0100110101010011001111D型锁存器的特性表型锁存器的特性表 为了适应单端输入信号的需要，有时将为了适应单端输入信号的需要，有时将S通过反相通过反相器接到器接到R上，这就构成了上，这就构成了电平触发的电平触发的D触发器触发器。此电路称为此电路称为D锁存器，其特点是在锁存器，其特点是在CLK的有效电平期间输的有效电平期间输出状态始终跟随输入状态变化，即出状态始终跟随输入状态变化，即输出与输入状态相同。输出与输入状态相同。21下页下页返回返回上页上页TG1TG2利用利用CMOS传输门组成的电平触发传输门组成的电平触发D触发器触发器在在CMOS电路中，经常利用电路中，经常利用CMOS传输门组成电平触发传输门组成电平触发D触发器。触发器。因为在因为在CLK的有效电平期间输出状态始终跟随输入状态的有效电平期间输出状态始终跟随输入状态变化，输出与输入的状态相同，所以又将这个电路称为变化，输出与输入的状态相同，所以又将这个电路称为“透明的透明的D型锁存器型锁存器”。22返回返回例例5.2.2 若用若用CMOS传输门组成的电平触传输门组成的电平触发发D触发器的触发器的CLK和输和输入端入端D的电压波形如右的电压波形如右图中所给出，画出图中所给出，画出Q和和Q端的电压波形。假端的电压波形。假定触发器的定触发器的初始状态初始状态为为Q=0上页上页23第三节第三节 脉冲触发的触发器脉冲触发的触发器v 电路结构和工作原理电路结构和工作原理v 脉冲触发方式的动作特点脉冲触发方式的动作特点24下页下页返回返回一、一、电路结构与工作原理电路结构与工作原理上页上页为了提高触发器工作的可靠性，希望在每个为了提高触发器工作的可靠性，希望在每个CLK周期里输出周期里输出端的状态只能改变一次，为此设计出了端的状态只能改变一次，为此设计出了脉冲触发的触发器脉冲触发的触发器。1.主从主从SR触发器触发器25下页下页返回返回上页上页工作原理工作原理:在在CLK1时，主触发器按时，主触发器按S、R变化变化，而从触发器保持状而从触发器保持状态不变；态不变；在在CLK由由1 0（下降沿下降沿），主触发器保持，），主触发器保持，从触发器随从触发器随主触发器的状态翻转主触发器的状态翻转，故在，故在CLK的一个周期内，触发器的的一个周期内，触发器的输出状态只可能改变一次输出状态只可能改变一次26下页下页返回返回上页上页主从主从主从主从SRSR触发器的特性表触发器的特性表触发器的特性表触发器的特性表 0 00 01 01 00 10 11 11 101010101Q011100 1 1图形符号图形符号图形符号图形符号27下页下页返回返回上页上页由于输出状态的变化发生在由于输出状态的变化发生在由于输出状态的变化发生在由于输出状态的变化发生在CLKCLK信号的下降沿，信号的下降沿，信号的下降沿，信号的下降沿，所以主从所以主从所以主从所以主从RSRS触发器属于触发器属于触发器属于触发器属于CLKCLK下降沿动作型下降沿动作型下降沿动作型下降沿动作型。小圆圈表示小圆圈表示小圆圈表示小圆圈表示CLKCLK下降沿动作下降沿动作下降沿动作下降沿动作输入信号仍需遵守约束条件输入信号仍需遵守约束条件输入信号仍需遵守约束条件输入信号仍需遵守约束条件 SRSR=0=0。在在在在CLKCLK的一个变化周期中触发器的输出状态只可能改变一次，的一个变化周期中触发器的输出状态只可能改变一次，的一个变化周期中触发器的输出状态只可能改变一次，的一个变化周期中触发器的输出状态只可能改变一次，克服了同步触发器克服了同步触发器克服了同步触发器克服了同步触发器CLKCLK=1=1期间输出状态可能多次翻转的问题。期间输出状态可能多次翻转的问题。期间输出状态可能多次翻转的问题。期间输出状态可能多次翻转的问题。表示延迟输出表示延迟输出表示延迟输出表示延迟输出28例例5.4.1 图为主从型图为主从型SR触发触发器输入信号波形，试画出输器输入信号波形，试画出输出端出端Q 和和Q 的波形，设初态的波形，设初态为为“0”。解：其输出波形如图所示解：其输出波形如图所示29下页下页返回返回上页上页J J=1,=1,K K=0=0,CLKCLK下降沿时触发器置下降沿时触发器置下降沿时触发器置下降沿时触发器置 1 1。J J=0,=0,K K=1=1,CLKCLK下降沿时触发器置下降沿时触发器置下降沿时触发器置下降沿时触发器置 0 0。J J=K K=0=0,触发器保持原状态不变。触发器保持原状态不变。触发器保持原状态不变。触发器保持原状态不变。J J=1,=1,K K=1=1,CLKCLK下降沿时触发器翻转。下降沿时触发器翻转。下降沿时触发器翻转。下降沿时触发器翻转。2.主从主从JK触发器触发器30下页下页返回返回上页上页CLKJ KQQ*0 00 01 01 00 10 11 11 101010101Q01110010主从主从主从主从JKJK触发器特性表触发器特性表触发器特性表触发器特性表31下页下页返回返回上页上页在有些集成电路触发器产品中，输入端在有些集成电路触发器产品中，输入端在有些集成电路触发器产品中，输入端在有些集成电路触发器产品中，输入端J J和和和和 K K不只不只不只不只一个。在这种情况下，一个。在这种情况下，一个。在这种情况下，一个。在这种情况下，J J1 1和和和和 K K1 1、J J2 2和和和和 K K2 2是与的是与的是与的是与的逻辑关系逻辑关系逻辑关系逻辑关系 。&32下页下页返回返回上页上页CLKJKQQOOOOOttttt 例例例例5.3.15.3.1在主从在主从在主从在主从JKJK触发器电路中，触发器电路中，触发器电路中，触发器电路中，若若若若CLKCLK、J J、K K的的的的波形如图所示，波形如图所示，波形如图所示，波形如图所示，试画出试画出试画出试画出Q Q、Q Q 端端端端对应的电压波形。对应的电压波形。对应的电压波形。对应的电压波形。假定触发器的初假定触发器的初假定触发器的初假定触发器的初始状态为始状态为始状态为始状态为Q Q=0=0。33下页下页返回返回上页上页1.触发器的翻转分两步动作。触发器的翻转分两步动作。触发器的翻转分两步动作。触发器的翻转分两步动作。二、脉冲触发方式的动作特点第一步，在第一步，在第一步，在第一步，在CLKCLK=1=1期间主触发器接收输入端的信号，期间主触发器接收输入端的信号，期间主触发器接收输入端的信号，期间主触发器接收输入端的信号，被置成相应的状态，而从触发器不动；被置成相应的状态，而从触发器不动；被置成相应的状态，而从触发器不动；被置成相应的状态，而从触发器不动；第二步，第二步，第二步，第二步，CLKCLK下降沿到来时从触发器按照主触发器下降沿到来时从触发器按照主触发器下降沿到来时从触发器按照主触发器下降沿到来时从触发器按照主触发器状态翻转，所以状态翻转，所以状态翻转，所以状态翻转，所以Q Q、Q Q 状态的变化发生在状态的变化发生在状态的变化发生在状态的变化发生在CLKCLK的下降的下降的下降的下降沿（沿（沿（沿（若若若若CLKCLK以低电平为有效信号，则以低电平为有效信号，则以低电平为有效信号，则以低电平为有效信号，则Q Q、Q Q 状态的变状态的变状态的变状态的变化发生在化发生在化发生在化发生在CLKCLK的上升沿的上升沿的上升沿的上升沿）。）。）。）。2.2.因为主触发器本身是一个电平触发因为主触发器本身是一个电平触发因为主触发器本身是一个电平触发因为主触发器本身是一个电平触发SRSR触发器，所触发器，所触发器，所触发器，所以在以在以在以在CLKCLK=1=1的全部时间里输入信号都将对主触发器起的全部时间里输入信号都将对主触发器起的全部时间里输入信号都将对主触发器起的全部时间里输入信号都将对主触发器起控制作用。控制作用。控制作用。控制作用。34返回返回在在在在CLKCLK=1=1期间主触发器只有可能翻转一次，期间主触发器只有可能翻转一次，期间主触发器只有可能翻转一次，期间主触发器只有可能翻转一次，一旦翻转了就不会翻回原来的状态。一旦翻转了就不会翻回原来的状态。一旦翻转了就不会翻回原来的状态。一旦翻转了就不会翻回原来的状态。只在只在只在只在CLKCLK=1=1的全部时间里输入状态始终未变的条件下，的全部时间里输入状态始终未变的条件下，的全部时间里输入状态始终未变的条件下，的全部时间里输入状态始终未变的条件下，注意事项：注意事项：用用用用CLKCLK下降沿到达时输入的状态决定触发器的次态下降沿到达时输入的状态决定触发器的次态下降沿到达时输入的状态决定触发器的次态下降沿到达时输入的状态决定触发器的次态才一定是对的。才一定是对的。才一定是对的。才一定是对的。否则必须考虑否则必须考虑否则必须考虑否则必须考虑CLKCLK=1=1期间输入状态的全部变化过程，期间输入状态的全部变化过程，期间输入状态的全部变化过程，期间输入状态的全部变化过程，才能确定才能确定才能确定才能确定CLKCLK下降沿到达时触发器的次态。下降沿到达时触发器的次态。下降沿到达时触发器的次态。下降沿到达时触发器的次态。上页上页35第四节第四节 边沿触发的触发器边沿触发的触发器v 电路结构和工作原理电路结构和工作原理v 边沿触发方式的动作特点边沿触发方式的动作特点36下页下页返回返回上页上页一、电路结构和工作原理为了提高触发器的可靠性，增强抗干扰能力，希望为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于触发器的次态仅仅取决于CLK信号的下降沿（或上信号的下降沿（或上升沿）到达时刻输入信号的状态。而在此之前和之升沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。后输入状态的变化对触发器的次态没有影响。为实现这一设想，人们相继研制成了各种边沿触发为实现这一设想，人们相继研制成了各种边沿触发的触发器电路。的触发器电路。目前已用于数字集成电路产品中的边沿触发器电路目前已用于数字集成电路产品中的边沿触发器电路有有用两个电平触发用两个电平触发D触发器构成的边沿触发器触发器构成的边沿触发器、维维持阻塞触发器持阻塞触发器、利用门电路传输延迟时间的边沿触利用门电路传输延迟时间的边沿触发器发器等几种较为常见的电路结构形式。等几种较为常见的电路结构形式。37下页下页返回返回上页上页1.1.用两个电平触发用两个电平触发用两个电平触发用两个电平触发D D触发器组成的边沿触发器触发器组成的边沿触发器触发器组成的边沿触发器触发器组成的边沿触发器TG1TG2CDG1G2CTG3TG4CG3G4CCCCCCC38下页下页返回返回上页上页CLKCLKD DQ QQ Q*0 00 01 11 1 0 01 10 01 1Q Q0 00 01 11 1CMOSCMOS边沿触发边沿触发边沿触发边沿触发D D触发器的特性表触发器的特性表触发器的特性表触发器的特性表输入信号是以单端输入信号是以单端输入信号是以单端输入信号是以单端 D D 给出的，给出的，给出的，给出的，所以这种触发器叫做所以这种触发器叫做所以这种触发器叫做所以这种触发器叫做 D D 触发器。触发器。触发器。触发器。仿真仿真仿真仿真39下页下页返回返回上页上页带异步置位、复位端的带异步置位、复位端的带异步置位、复位端的带异步置位、复位端的CMOSCMOS边沿触发边沿触发边沿触发边沿触发D D触发器触发器触发器触发器异步复位端异步复位端异步复位端异步复位端异步置位端异步置位端异步置位端异步置位端RDSDTG1TG2CDG1G2CTG3TG4CG3G4CCCCCCC40G5SRG3G4G6G1G2QSR维持阻塞结构边沿触发维持阻塞结构边沿触发SR触发器触发器下页下页返回返回上页上页2.2.维持阻塞触发器维持阻塞触发器维持阻塞触发器维持阻塞触发器置置置置0 0阻塞线阻塞线阻塞线阻塞线置置置置1 1维持线维持线维持线维持线置置置置1 1阻塞线阻塞线阻塞线阻塞线置置置置0 0维持线维持线维持线维持线41G5DSRG3G4G6G1G2Q下页下页返回返回上页上页置置置置0 0阻塞线阻塞线阻塞线阻塞线维持阻塞结构维持阻塞结构维持阻塞结构维持阻塞结构D D触发器触发器触发器触发器置置置置1 1维持线维持线维持线维持线置置置置0 0维持线维持线维持线维持线置置置置1 1阻塞线阻塞线阻塞线阻塞线1D1DCLKD42下页下页返回返回上页上页带异步置位、复位端和多输入端的维持阻塞带异步置位、复位端和多输入端的维持阻塞带异步置位、复位端和多输入端的维持阻塞带异步置位、复位端和多输入端的维持阻塞D D触发器触发器触发器触发器G5SRG3G4G6G1G2电路结构电路结构SR1DC1SR1DC1&逻辑图形符号逻辑图形符号43下页下页返回返回上页上页3.3.利用门电路传输延迟时间的边沿触发器利用门电路传输延迟时间的边沿触发器利用门电路传输延迟时间的边沿触发器利用门电路传输延迟时间的边沿触发器MNG2G3G5G6G1G4G7G8SRSR锁存器锁存器锁存器锁存器输入输入输入输入控制门控制门控制门控制门输入控制门输入控制门G7、G8的传输延迟时间大于的传输延迟时间大于SR锁存器锁存器的翻转时间。的翻转时间。44下页下页返回返回上页上页利用门电路传输延迟时间的边沿触发器的特性表利用门电路传输延迟时间的边沿触发器的特性表利用门电路传输延迟时间的边沿触发器的特性表利用门电路传输延迟时间的边沿触发器的特性表 0 00 01 01 00 10 11 11 101010101Q01110010仿真仿真仿真仿真45下页下页返回返回上页上页 例例例例5.4.1 5.4.1 在维持阻塞结构在维持阻塞结构在维持阻塞结构在维持阻塞结构边沿触发边沿触发边沿触发边沿触发D D触发触发触发触发器电路中，若器电路中，若器电路中，若器电路中，若D D端和端和端和端和CLKCLK的电压的电压的电压的电压波形如图所示，波形如图所示，波形如图所示，波形如图所示，试画出试画出试画出试画出Q Q端的电端的电端的电端的电压波形。假定触压波形。假定触压波形。假定触压波形。假定触发器的初始状态发器的初始状态发器的初始状态发器的初始状态为为为为Q Q =0=0=0=0。CLKDQQOOOOtttt46返回返回二、二、边沿触发方式的动作特点边沿触发方式的动作特点触发器的次态仅取决于时钟信号的上升沿（也称为触发器的次态仅取决于时钟信号的上升沿（也称为正边沿）或下降沿（也称为负边沿）到达时输入的正边沿）或下降沿（也称为负边沿）到达时输入的逻辑状态，逻辑状态，而在这以前或以后，输入信号的变化对触发器输出而在这以前或以后，输入信号的变化对触发器输出的状态没有影响。的状态没有影响。这一特点有效地提高了触发器的抗干扰能力，因而这一特点有效地提高了触发器的抗干扰能力，因而也提高了工作可靠性。也提高了工作可靠性。下页下页上页上页47第五节第五节 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法v 触发器按逻辑功能的分类触发器按逻辑功能的分类v 触发器的电路结构与逻辑功能的关系触发器的电路结构与逻辑功能的关系下页下页下页下页 总目录总目录总目录总目录推出推出推出推出48返回返回返回返回一、触发器按逻辑功能的分类1.1.SRSR触发器触发器触发器触发器000011110011001101010101010011不定不定不定不定SR触发器的特性表触发器的特性表RSRS触发器的状态转换图触发器的状态转换图触发器的状态转换图触发器的状态转换图凡在时钟信号作用下，凡在时钟信号作用下，凡在时钟信号作用下，凡在时钟信号作用下，逻辑功能符合以下特性表所规定的逻辑功能者，逻辑功能符合以下特性表所规定的逻辑功能者，逻辑功能符合以下特性表所规定的逻辑功能者，逻辑功能符合以下特性表所规定的逻辑功能者，叫做叫做叫做叫做RSRS触发器触发器触发器触发器。（约束条件）（约束条件）特性方特性方特性方特性方程程程程下页下页下页下页上页上页上页上页49下页下页下页下页返回返回返回返回上页上页上页上页RSRS触发器触发器触发器触发器输入、输出波形图输入、输出波形图50下页下页下页下页返回返回返回返回上页上页上页上页2.2.JKJK触发器触发器触发器触发器00001111001100110101010101001110JK触发器的特性表触发器的特性表JK触发器的状态转换图触发器的状态转换图凡在时钟信号作用下，凡在时钟信号作用下，凡在时钟信号作用下，凡在时钟信号作用下，逻辑功能符合以下特性表所规定的逻辑功能者，逻辑功能符合以下特性表所规定的逻辑功能者，逻辑功能符合以下特性表所规定的逻辑功能者，逻辑功能符合以下特性表所规定的逻辑功能者，叫做叫做叫做叫做JKJK触发器触发器触发器触发器。特性方特性方特性方特性方程程程程51下页下页下页下页返回返回返回返回上页上页上页上页CPJKJKJK触发器触发器触发器触发器输入、输出波形图输入、输出波形图52下页下页下页下页返回返回返回返回上页上页上页上页3.T触发器触发器001101010110T T触发器的特性表触发器的特性表触发器的特性表触发器的特性表T触发器的状态转换图触发器的状态转换图当当T=1时时特性方程特性方程逻辑符号逻辑符号逻辑符号逻辑符号53下页下页下页下页返回返回返回返回上页上页上页上页CPT T触发器触发器触发器触发器输入、输出波形图输入、输出波形图逻辑符号逻辑符号逻辑符号逻辑符号仿真仿真仿真仿真54下页下页下页下页返回返回返回返回上页上页上页上页4.4.D D触发器触发器触发器触发器001101010011D触发器的特性表触发器的特性表D触发器的状态转换图触发器的状态转换图凡在时钟信号作用下凡在时钟信号作用下凡在时钟信号作用下凡在时钟信号作用下,逻辑功能符合以下特性表所规定的逻辑功能者，逻辑功能符合以下特性表所规定的逻辑功能者，逻辑功能符合以下特性表所规定的逻辑功能者，逻辑功能符合以下特性表所规定的逻辑功能者，叫做叫做叫做叫做 D D 触发器。触发器。触发器。触发器。特性方特性方程程55下页下页下页下页返回返回返回返回上页上页上页上页CPDD触发器的输入、输出波形图触发器的输入、输出波形图56下页下页下页下页返回返回返回返回上页上页上页上页将将JK、SR、T三种类型触发器的特性表比较一下可看三种类型触发器的特性表比较一下可看出，出，其中其中JK触发器触发器的逻辑功能最强，它包含了的逻辑功能最强，它包含了SR触发器触发器和和T触发器触发器的所有逻辑功能。的所有逻辑功能。因此在需要使用因此在需要使用SR触发器触发器和和T触发器触发器的场合完全可以的场合完全可以用用JK触发器触发器来取代。来取代。例如，在需要例如，在需要SR触发器触发器时，只要将时，只要将JK触发器触发器的的J、K端当作端当作S、R端使用，就可以实现端使用，就可以实现SR触发器触发器的功能。的功能。目前生产的触发器定型产品中只有目前生产的触发器定型产品中只有JK触发器触发器和和D触发触发器器这两大类。这两大类。57下页下页下页下页返回返回返回返回上页上页上页上页二、触发器的电路结构和逻辑功能、触发方式的关系1.1.电路结构和逻辑功能电路结构和逻辑功能电路结构和逻辑功能电路结构和逻辑功能触发器的触发器的触发器的触发器的逻辑功能逻辑功能逻辑功能逻辑功能和和和和电路结构形式电路结构形式电路结构形式电路结构形式是两个不同的概念，是两个不同的概念，是两个不同的概念，是两个不同的概念，触发器的电路结构和逻辑功能之间不存在固定的对应触发器的电路结构和逻辑功能之间不存在固定的对应触发器的电路结构和逻辑功能之间不存在固定的对应触发器的电路结构和逻辑功能之间不存在固定的对应关系。关系。关系。关系。同一种逻辑功能的触发器可以用不同的电路结构实现，同一种逻辑功能的触发器可以用不同的电路结构实现，同一种逻辑功能的触发器可以用不同的电路结构实现，同一种逻辑功能的触发器可以用不同的电路结构实现，同一种电路结构形式可以做成不同逻辑功能的触发器。同一种电路结构形式可以做成不同逻辑功能的触发器。同一种电路结构形式可以做成不同逻辑功能的触发器。同一种电路结构形式可以做成不同逻辑功能的触发器。58下页下页下页下页返回返回返回返回上页上页上页上页同样是维持阻塞结构电路，既可以做成同样是维持阻塞结构电路，既可以做成SR触发器和触发器和D触发器，也可以做成下图所示的触发器，也可以做成下图所示的JK触发器。触发器。QJK维持阻塞结构维持阻塞结构JK触发器（触发器（74LS109）的）的电路电路59下页下页下页下页返回返回返回返回上页上页上页上页同样，用两个电平触发同样，用两个电平触发D触发器结构也可以做成不触发器结构也可以做成不同逻辑功能的触发器。同逻辑功能的触发器。RDSDTGTGCDCTGTGCCCCCCCCG3G1G2JK两个电平触发两个电平触发D触发器构成的边沿触发触发器构成的边沿触发JK触发器（触发器（CC4027）60返回返回返回返回因为电路的触发方式是由电路的结构形式决定的，所因为电路的触发方式是由电路的结构形式决定的，所因为电路的触发方式是由电路的结构形式决定的，所因为电路的触发方式是由电路的结构形式决定的，所以电路结构形式与触发方式之间有固定的对应关系。以电路结构形式与触发方式之间有固定的对应关系。以电路结构形式与触发方式之间有固定的对应关系。以电路结构形式与触发方式之间有固定的对应关系。凡是采用同步凡是采用同步凡是采用同步凡是采用同步SRSR结构的触发器，无论其逻辑功能如结构的触发器，无论其逻辑功能如结构的触发器，无论其逻辑功能如结构的触发器，无论其逻辑功能如何，一定是电平触发方式；何，一定是电平触发方式；何，一定是电平触发方式；何，一定是电平触发方式；凡是采用主从凡是采用主从凡是采用主从凡是采用主从SRSR结构的触发器，无论其逻辑功能如结构的触发器，无论其逻辑功能如结构的触发器，无论其逻辑功能如结构的触发器，无论其逻辑功能如何，一定是脉冲触发方式；何，一定是脉冲触发方式；何，一定是脉冲触发方式；何，一定是脉冲触发方式；凡是采用两个电平触发凡是采用两个电平触发凡是采用两个电平触发凡是采用两个电平触发D D触发器结构、维持阻塞结构触发器结构、维持阻塞结构触发器结构、维持阻塞结构触发器结构、维持阻塞结构或者利用门电路传输延迟时间结构组成的触发器，无或者利用门电路传输延迟时间结构组成的触发器，无或者利用门电路传输延迟时间结构组成的触发器，无或者利用门电路传输延迟时间结构组成的触发器，无论其逻辑功能如何，一定是边沿触发方式。论其逻辑功能如何，一定是边沿触发方式。论其逻辑功能如何，一定是边沿触发方式。论其逻辑功能如何，一定是边沿触发方式。下页下页下页下页上页上页上页上页2.2.电路结构和触发方式电路结构和触发方式电路结构和触发方式电路结构和触发方式61返回返回返回返回上页上页上页上页课堂练习课堂练习课堂练习课堂练习62