挠性印制电路板板边插头的优化设计.pdf

挠性板与刚挠板 FPCB and RPCB印制电路信息 2024 No.3挠性印制电路板板边插头的优化设计钱燚1，2 翟可鹏1，2，3 冯卓1，21.珠海景旺柔性电路有限公司，广东 珠海 519000；2.广东省精密柔性电路工程技术研究中心，广东 珠海 519000；3.景旺电子科技（龙川）有限公司，广东 河源 517373）摘要高频高速挠性印制电路板（FPCB）信号传输过程中易出现反射、串扰等影响信号完整性的损耗。从线路的仿真设计与实际测试差异着手分析，对影响FPCB板边插头信号完整性的损耗进行研究，从插入损耗波形出现谐振点的测试结果分析串扰的影响，提出降低信号损耗的设计理念，为解决因FPCB板边插头设计不合理，使得信号传输过程中插入损耗出现谐振点的问题提供改善思路。关键词信号完整性；挠性印制电路板；传输线；传输线损耗；板边插头中图分类号：TN41文献标志码：A文章编号：10090096（2024）03004006Optimal design of FPCB edgeboard contactQIAN Yi1，2 ZHAI Kepeng1，2，3 FENG Zhuo1，2(1.Zhuhai Kinwong Flexible Circuit Co.,Ltd.,Zhuhai 519000,Guangdong,China;2.Precision Flexible Circuit Engineering Technology Research Center in Guangdong,Zhuhai 519000,Guangdong,China;Kinwong Electronic Technology(Longchuan)Co.,Ltd.,Heyuan 517373,Guangdong,China)Abstract In the process of high-frequency high-speed flexible printed circuit board(FPCB)signal transmission,it is easy to have reflection,crosstalk and other losses that affect the integrity of the signal.This paper analyzes the difference between the circuit simulation design and the actual test,studies the influence on the signal integrity of the FPCB edgeboard contact,analyzes the influence factors of the resonant point of the insertion loss waveform from the test results,proposes the design concept of reducing the signal loss,and provides design ideas for reducing the loss of the FPCB edgeboard contact.Key wordssignal integrity;flexible printed circuit board(FPCB);transmission line;transmission line loss;edgeboard contact0引言在高频信号传输过程中，电路设计过程中如果考虑不全面，将会使高速传输的数字信号出现串扰、反射、衰减等影响信号完整性的问题1。为保证信号完整性，通常要求在设计阶段进行信号仿真，确保电路设计合理。作者简介：钱 燚（1999）男，助理工程师，本科，主要研究方向为高精密线路、高频高速线路仿真、实测及设计优化。-40印制电路信息 2024 No.3挠性板与刚挠板 FPCB and RPCB信号仿真中，S参数（散射参数）能够表征传输线阻抗、隔离度、耦合、信号的衰减等，因此S参数无疑是一种重要的射频（radio frequency，RF）参 数。挠 性 印 刷 电 路 板（flexible printed circuit board，FPCB）板边插头测试S参数前，需要验证板边插头设计的合理性，如果板边插头回路设计不合理，接地通孔（grounding through-hole via，GND VIA）与地线之间的回流传播间距可能产生寄生电容，对于信号插入损耗波形来说，回流传播在高频区间段内产生谐振，会导致信号传输质量降低。本文针对板边插头进行优化设计，以减小GND VIA与地线之间回流传播间距对信号插入损耗出现谐振点的影响。1影响分析1.1影响插入损耗因素插入损耗是指在传输系统的某处由于元器件的插入而发生负载功率的损耗，表示为该元器件插入前负载上所接收到的功率与插入后同一负载上所接收到的功率以分贝dB为单位的比值。影响传输线插入损耗的因素见表1。由表 1可知，导体损耗、介质损耗由材料性质决定，反射损耗、辐射损耗通过设计阻抗线、表面屏蔽等方式减小。板边插头测试信号与实际信号的差异分析串扰影响较大：GND VIA与板边插头接地线间的回流传播距离过长，信号传输中产生耦合电流，使线路间产生串扰，造成插入损耗测试波形出现谐振，导致插入损耗数据偏大。因此要分析FPCB信号线耦合损耗（串扰）原因，以降低串扰影响。1.2串扰的影响串扰是指信号在传输通道上传输时，因电磁耦合对相邻的传输线产生不期望的影响，对被干扰信号注入了一定的耦合电压和耦合电流2。根据麦克斯韦定律，只要有电流存在就会有磁场存在，磁场之间的干扰就是串扰。还可能会导致传输数据的丢失和传输错误3。FPCB产品空间受限，板边插头接地线段悬空设计形成“天线效应”，且GND VIA与板边插头接地线间回流传播产生耦合电流，使信号本身衰减并与邻近信号干扰，影响传输线传输信号质量。若串扰增大到一定值会致使信号传输误码，系统稳定性变差，甚至出现信号中断现象。2实物分析2.1叠构说明本实验选取双面柔性基铜板镀铜制作线路、与覆盖膜压合作为叠层结构，采用差分线设计测试板，具体叠构如图1所示。2.2板边插头及测试线设计FPCB板边插头设计如图2所示。板边插头地线与GND VIA间有一段回流传播距离产生耦合电流，造成串扰；而板边插头末端为悬空段，此段线路会形成向外辐射的天线4，产生电磁辐射，干扰FPCB传输线传输信号质量。S参数测试过程板边插头与测试探针标准间距不匹配，在实际测表1影响插入损耗的因素损耗影响因素导体损耗介质损耗耦合损耗反射损耗辐射损耗具体描述信号频率升高，电流因趋肤效应在导体表面聚集，致使导体阻值增大、损耗增加；铜箔粗糙表面产生寄生电容，致使铜箔表面阻抗增加、损耗增加交流电场使介质中电偶极子极化方向不断变化，消耗能量即串扰，信号传输时与邻近信号线、导体产生耦合现象，产生信号损耗传输线阻抗与负载端阻抗不匹配时，致使信号在传输过程中发生多次反射，使信号传输质量降低，形成反射损耗当信号从导体表面发出时会产生辐射，部分电磁能量会转化为电磁辐射能量并散失在空气中，形成辐射损耗图1产品实际叠构图-41挠性板与刚挠板 FPCB and RPCB印制电路信息 2024 No.3试中需要在板边插头末端增加设计一段测试线才能进行损耗测试。基于以上分析，本文验证优化前设计、缩短板边插头长度、测试端地线相连形成回路3种方案，如图3所示。通过信号损耗测量、信道眼图拟合分析、史密斯圆图对比验证分析 3 种方式，验证对比3种方案的信号传输变化情况，得出更优的设计方案。3验证测试3.1测试仪器及校准方法测试设备：矢量网络分析仪 E5071C、探针台、GSSG 350探针1对、校准片。校准方法：短路开路负载传输（short-open-load-through，SOLT）校准方式中，与网分连接的探针在已知特性的校准片上进行短路、开路、连接负载与直通连接校准，通过网分处理测试数据并消除测试误差。3.2信号损耗验证3.2.1设计方案优化前的测试数据优化设计前插入损耗测试结果如图4和表2所示。因信号线间产生串扰，可以从测试图及表中看出，在8.244 137 7 GHz频点插入损耗波形出现谐振，其传输信号质量最差，导致此基频信号传输质量也随着降低。3.2.2缩短板边插头长度的产品测试数据缩短板边插头长度，减少与GND VIA回流传播路径，从而避免产生串扰，抑制谐振点，改善谐振频率点上的信号传输质量，设计方案如图 3（b）所示。缩短板边插头长度设计方案插入损耗测试结果见图5和表3。由图5可见，在8.244 137 7 GHz频点的谐振有所改善，其测试数据趋于正常，但损耗波形稍有抖动。3.2.3测试端地线相连形成回路方案测试数据将接地线测试端相连形成回路减小电磁辐射、图2FPCB板边插头设计图3板边插头测试线设计图4优化设计前插入损耗测试-42印制电路信息 2024 No.3挠性板与刚挠板 FPCB and RPCB电磁干扰和避免寄生电容形成串扰，提升信号传输质量，从而提高整个系统运行的稳定性，设计方案如图3（c）所示。测试端地线相连形成回路设计方案插入损耗测试如图6和表4所示。由图6和表4可见，原在8.244 137 7 GHz频点的谐振消失了，测试数据恢复正常，损耗波形更加平滑。对比分析优化设计前后的插入损耗图及测试数据表明：缩短板边插头长度方案和测试端地线相连形成回路设计方案，与优化前对比，在出现谐振的8.244 137 7 GHz频点插入损耗数据均进行有改善；测试端地线相连形成回路设计方案的插入损耗波形在7、8、9 GHz等频点损耗波形相对缩短板边插头长度方案更加平滑，数据结果与缩短板边插头长度方案对比也更优。3.3信道眼图分析从网络分析仪中保存优化前后产品的实际测试的数据，导入仿真软件中进行信道眼图拟合观察，如图7和图8所示，同时得到信道眼图参数见表5，优化前后产品信道眼图的眼宽及眼高数据对比见表6。在眼宽相同情况下，眼高数据较大抗干扰能力较强，传输质量高。由图 7、图 8和表 5、表 6可知，2种优化后方案均能提高信道的眼图质量，优化后2种方案中，测试端地线相连形成回路方表2优化前设计测试数据单位：dB序号12345最大值最小值平均值测试数据7 GHz2.743 72.739 32.754 32.763 92.745 92.739 32.763 92.749 48 GHz11.57511.54011.60111.65711.58711.54011.65711.5928.244 137 7 GHz19.41419.38319.43519.50319.42219.38319.50319.4319 GHz5.728 35.725 25.745 35.763 95.735 45.725 25.763 95.739 6图5缩短板边插头设计方案插入损耗测试表3缩短板边插头设计方案测试数据单位：dB序号12345最大值最小值平均值测试数据7 GHz2.131 02.143 52.135 72.137 92.142 12.131 02.143 52.138 08 GHz2.101 02.112 42.104 72.107 32.110 52.101 02.112 42.107 28.244 137 7 GHz2.164 72.175 32.167 52.169 42.173 82.164 72.175 32.170 19 GHz2.061 92.072 32.063 72.067 42.070 02.061 92.072 32.067 1图6测试端地线相连形成回路方案插入损耗测试表4测试端地线相连形成回路方案插入损耗测试数据单位：dB序号12345678910最大值最小值平均值测试数据7 GHz1.727 81.681 11.674 31.672 91.835 21.848 31.827 91.754 31.775 41.693 71.672 91.848 31.749 18 GHz1.917 31.853 71.837 91.838 32.050 82.044 72.058 81.923 71.928 91.868 81.837 92.058 81.932 38.244 137 7 GHz1.939 71.856 71.858 81.881 62.069 52.073 72.072 11.940 21.953 11.927 31.856 72.073 71.956 99 GHz1.999 81.910 51.895 82.098 62.157 92.167 22.163 52.056 82.136 91.975 51.895 82.167 22.056 2-43挠性板与刚挠板 FPCB and RPCB印制电路信息 2024 No.3案比缩短板边插头设计方案的眼高数据稍大，说明测试端地线相连形成回路方案改善眼图的效果更好。3.4史密斯圆图对比从网络分析仪中保存优化前后产品的实际测试的数据，导入仿真软件中进行插入损耗史密斯圆图拟合。史密斯圆图如图9所示，参数见表7，三者反射系数（）对比见表8。在插入损耗波形出现谐振的情况下，史密斯圆图中反射系数数值越小则信号反射越少，相邻线间电流的影响越大，造成信号插入损耗越多；反之在插入损耗波形平稳变化的情况下，史密斯圆图中数值越大则信号反射越多，造成信号插入损耗越少。由表7可知，比较优化前后3种设计图7设计方案优化前信道眼图图8设计方案优化后信道眼图表5设计方案优化前后信道眼图参数参数“0”电平电压/mV“1”电平电压/mV眼幅度/mV眼高/mV信号噪声/dB眼张开度眼宽/ps抖动峰峰值范围/单位时间间隔（UI）抖动标准差眼图上升时间/ps眼图下降时间/ps水平中心眼宽/ps垂直中心眼高/mV优化前设计方案-452.390 0450.309 6902.699 6853.973 955.578 50.982 00.991 50.004 00.001 40.046 50.046 60.998 0865.272 6测试端地线相连形成回路方案-451.785 1449.765 1901.523 3859.794 364.812 80.984 60.991 50.004 00.001 40.036 40.036 70.998 0865.491 1表6设计方案优化前后信道眼图眼高与眼宽对比方案优化前设计方案缩短板边插头设计方案测试端地线相连形成回路方案眼宽/ps0.991 50.991 50.991 5眼高/mV853.974855.896859.794图9优化前后插入损耗史密斯圆图-44印制电路信息 2024 No.3挠性板与刚挠板 FPCB and RPCB方案在不同频率的反射系数值，优化前设计方案在谐振频点处反射系数急剧下降至最低值，而优化设计后的插入损耗史密斯圆图中反射系数较为稳定。从表8反射系数数值方面来看，测试端地线相连形成回路方案略高于缩短板边插头设计方案，说明测试端地线相连形成回路方案的改善效果要优于缩短板边插头设计方案。4结语本文从串扰的形成方面分析和解决传输信号插入损耗波形出现谐振的问题。对 FPCB板边插头产品，接地线的回路设计、减少GND VIA与板边插头接地线间的距离和缩短板边插头的长度，可以减小电磁辐射、电磁干扰及寄生电流的产生。随着高频高速电路设计更加复杂化，要求损耗越来越低，信号传输速度更快、更完整，要求电磁辐射与干扰问题在模拟设计及试样阶段就得到解决。因此，更多的电路设计需要在设计阶段就要对插入损耗进行分析、仿真模拟、实物测试、优化设计，以达到最佳设计方案。本文从串扰的发生及解决开展分析，提供了一种可行的思路，供同行参考借鉴。参考文献 1 FAN J,YE X,KIM J,et al.Signal integrity design for high-speed digital circuits:progress and directionsJ.IEEE Transactions on Electromagnetic Compatibility,2010,52(2):392-400.2 韦亚一.计算光刻与版图优化M.北京:电子工业出版社,2021.3 李莉,李卫兵,王学刚,等.二平行传输线间的串扰分析J.电波科学学报,2001,16(2):271-274.4 李翠花,吴疆.基于电磁兼容技术的多层PCB布线设计J.合肥学院学报(自然科学版),2007,15(8):19-21,55.表8优化前后插入损耗史密斯圆图反射系数 对比单位：dB方案优化前设计方案缩短板边插头设计方案测试端地线相连形成回路方案测试数据7 GHz0.731 60.803 70.814 48 GHz0.266 60.770 40.775 88.244 137 7 GHz0.099 20.768 90.775 29 GHz0.521 60.781 20.787 2表7优化前后史密斯圆图参数参数优化前史密斯圆图参数缩短板边插头设计方案史密斯圆图参数测试端地线相连形成回路方案史密斯圆图参数标记点标记点1标记点2标记点3标记点4标记点1标记点2标记点3标记点4标记点1标记点2标记点3标记点4频率/GHz7.000 08.000 08.244 19.000 07.000 08.000 08.244 19.000 07.000 08.000 08.244 19.000 0角幅度/()10.417 8-159.092 7-150.475 3152.729 4-95.874 1119.322 889.418 7-21.751 9-100.868 8114.613 684.105 8-25.863 3反射系数0.731 60.266 60.099 20.521 60.803 70.770 40.768 90.781 20.814 40.775 80.775 20.787 2阻抗4.833 2+2.751 0i0.591 9-0.121 3i0.837 4-0.082 7i0.331 0+0.217 3i0.195 5-0.883 2i0.173 1+0.572 1i0.259 5+0.976 0i2.449 5-3.638 2i0.170 9-0.811 8i0.177 1+0.627 5i0.276 8+1.069 7i1.873 7-3.383 5i品质因子0.569 30.204 90.098 70.656 54.156 73.304 73.761 41.485 34.750 73.542 43.864 71.805 8驻波比6.451 31.727 21.220 23.180 29.190 07.710 47.653 78.138 79.777 27.919 27.897 18.398 3-45