微电子基本工艺专业课程设计.docx

微电子工艺课程设计

一、 摘要
仿真（simulation）这一术语已不仅广泛出现在多种科技书书刊上，甚至已频繁出现于多种新闻媒体上。不一样书刊和字典对仿真这一术语定义性简释大同小异，以下3种最有代表性，仿真是一个系统或过程功效用另一系统或过程功效仿真表示； 用能适适用于计算机数学模型表示实际物理过程或系统；不一样试验对问题检验。 仿真（也即模拟）可信度和精度很大程度上基于建模（modeling）可信度和精度。建模和仿真（modeling and simulation）是研究自然科学、工程科学、人文科学和社会科学关键方法，是开发产品、制订决议关键手段。据不完全统计，现在，相关建模和仿真方面研究论文已占各类国际、中国专业学术会议总数10%以上，占了很可观份额。
集成电路仿真经过集成电路仿真器（simulator）实施。集成电路仿真器由计算机主机及输入、输出等外围设备（硬件）和相关仿真程序（软件）组成。按仿真内容不一样，集成电路仿真通常可分为：系统功效仿真、逻辑仿真、电路仿真、器件仿真及工艺仿真等不一样层次（level）仿真。其中工艺和器件仿真，国际上也常称作“集成电路工艺和器件计算机辅助设计”（Technology CAD of IC），简称“IC TCAD”。
二、 综述
这次课程设计要求是：设计一个均匀掺杂pnp型双极晶体管，使T=346K时，β=173。VCEO=18V，VCBO=90V，晶体管工作于小注入条件下，最大集电极电流为IC=15mA。设计时应尽可能减小基区宽度调制效应影响。要求我们优异行相关计算，为工艺过程中量进行计算。然后经过Silvaco-TCAD进行模拟。
TCAD就是Technology Computer Aided Design，指半导体工艺模拟和器件模拟工具，世界上商用TCAD工含有Silvaco企业Athena和Atlas，Synopsys企业TSupprem和Medici和ISE企业（已经被Synopsys企业收购）Dios和Dessis 和Crosslight Software企业Csuprem和APSYS。这次课程设计利用Silvaco-TCAD软件进行工艺模拟。经过具体工艺设计，最终使工艺产出PNP双极型晶体管满足所需要条件。
三、 方案设计和分析
各区掺杂浓度及相关参数计算
对于击穿电压较高器件，在靠近雪崩击穿时，集电结空间电荷区已扩展至均匀掺杂外延层。所以，当集电结上偏置电压靠近击穿电压V时， 集电结可用突变结近似，对于Si器件击穿电压为，
集电区杂质浓度为：
因为BVCBO=90所以Nc=5.824*1015cm-3
通常晶体管各区浓度要满足NE>>NB>NC
设NB=10NC;NE=100NB则：
Nc=5.824*1015cm-3；NB=5.8241016cm-3；NE=5.824*1018cm-3
依据室温下载流子迁移率和掺杂浓度函数关系，得到少子迁移率：
；；
依据公式可得少子扩散系数：
=0.03×1300=39
=0.03×330=9.9
=0.03×150=4.5
依据掺杂浓度和电阻率函数关系，可得到不一样杂质浓度对应电阻率：

依据少子寿命和掺杂浓度函数关系，可得到各区少子寿命：

依据公式得出少子扩散长度：

=≈
=≈
=≈
集电区厚度Wc选择
Wc最大值受串联电阻Rcs限制。增大集电区厚度会使串联电阻Rcs增加饱和压降VCES增大，所以WC最大值受串联电阻限制。
综合考虑这两方面原因，故选择WC=8μm
Wb：基区宽度最大值可按下式估量：

取为4
可得MAX≈4.31um

可得MIN≈0.381*10-4
因为，所以E-B耗尽区宽度（）可近视看作全部在基区内，又由，得到大多数C-B耗尽区宽度（）在集电区内。因为C-B结轻掺杂一侧掺杂浓度比E-B结轻掺杂一侧浓度低，所以＞。另外注意到是基区宽度，是基区中准中性基区宽度；也就是说，对于PNP晶体管，有：，所以基区宽度为，满足条件0.381um<<4.31um。
其中和分别是在N型区内E-B和C-B耗尽区宽度，在BJT分析中指就是准中性基区宽度。

扩散结深：
在晶体管电学参数中，击穿电压和结深关系最为亲密，它随结深变浅，曲率半径减小而降低，所以为了提升击穿电压，要求扩散结深部分。但其次，结深却又受条宽限制，因为基区积累电荷增加，基区渡越时间增加，有效特征频率就下降，所以，通常选择：
反射结结深为
集电结结深为
芯片厚度和质量
本设计选择是电阻率为 P型硅，晶向是<111>。硅片厚度关键由集电结深、集电区厚度、衬底反扩散层厚度决定。
基区相关参数计算过程
A、预扩散时间
PNP基区磷预扩散温度取1080℃，即1353K。
单位面积杂质浓度：

由上述表1可知磷在硅中有：

为了方便计算，取
由公式 ，得出基区预扩散时间：

氧化层厚度
氧化层厚度最小值由预扩散（1353K）时间t=964.84s来决定，且服从余误差分布，并依据假设可求 ，由部分相关资料可查出磷（P）在温度1080℃时在中扩散系数：

考虑到生产实际情况，基区氧化层厚度取为6000。
基区再扩散时间
PNP基区磷再扩散温度这里取1200℃。
由部分相关资料可查出磷扩散系数：
因为预扩散结深很浅，可将它忽略，故，
由再扩散结深公式：，
而且 ，
故可整理为：
即
经过化简得：
解得基区再扩散时间： t=7560s=2.1h
B、发射区相关参数计算过程
预扩散时间
PNP发射区硼预扩散温度这里取950℃，即1223K。
单位面积杂质浓度：

由上述表1可知硼在硅中有：

为了方便计算，取
由公式 ，得出发射区预扩散时间：

氧化层厚度
氧化层厚度最小值由预扩散（1353K）时间t=1683s来决定，且服从余误差分布，并依据假设可求 ，由部分相关资料可查出硼（B）在温度950℃时在中扩散系数：

考虑到生产实际情况，基区氧化层厚度取为7000。
发射区再扩散时间
PNP基区磷再扩散温度这里取1170℃，即1443K，则

因为预扩散结深很浅，可将它忽略，故，
由再扩散结深公式：，
而且 ，
故可整理为：
即
经过化简得：
解得基区再扩散时间： t=7200s=2.0h
C、氧化时间计算
基区氧化时间
由前面得出基区氧化层厚度是6000，能够采取干氧－湿氧－干氧工艺,
将6000氧化层分配成以下百分比进行氧化工艺：
干氧：湿氧：干氧=1：4：1
即先干氧1000（0.1um），再湿氧4000（0.4um），再干氧1000（0.1um）
取干氧和湿氧氧化温度为1200℃
干氧氧化1000氧化层厚度需要时间为：
湿氧氧化4000氧化层厚度需要时间为：
所以，基区总氧化时间为：
发射区氧化时间

由前面得出发射区氧化层厚度是7000，能够采取干氧－湿氧－干氧工艺,将7000氧化层分配成以下百分比进行氧化工艺：
干氧：湿氧：干氧=1：5：1
即先干氧1000（0.1um），再湿氧5000（0.5um），再干氧1000（0.1um）
取干氧和湿氧氧化温度为1200℃，由图7可得出：
干氧氧化1000氧化层厚度需要时间为：
湿氧氧化5000氧化层厚度需要时间为：
所以，发射区总氧化时间为：

四、 方案综合评价和结论
# Go atlas
#
mesh
x.m l=0 spacing=0.15
x.m l=0.8 spacing=0.15
x.m l=1.5 spacing=0.12
x.m l=2.0 spacing=0.15
#
y.m l=0.0 spacing=0.006
y.m l=0.06 spacing=0.005
y.m l=0.30 spacing=0.02
y.m l=1.0 spacing=0.12
#
region num=1 silicon
electrode num=1 name=emitter left length=0.8
electrode num=2 name=base right length=0.5 y.max=0
electrode num=3 name=collector bottom
#
doping reg=1 uniform n.type conc=5e15
doping reg=1 gauss n.type conc=1e18 peak=1.0 char=0.2
doping reg=1 gauss p.type conc=1e18 peak=0.05 junct=0.15

pnp型双极晶体管设计，经过查阅大量资料，借鉴她人成功设计，从中得到自己有用东西，自己慢慢吸收。从知之甚少到一点点设计，最终成功完成了此次设计，经过仿真软件仿真能够知道此次设计基础符合题目要求参数值。因为自己理论知识较为匮乏，对实际生活中工艺水平不怎么了解，所以设计还是存在部分问题，参数有着部分误差。
五、 体验和展望
在为期一周时间里，我们对于微电子工艺这门课程进行了对应微电子工艺课程设计。期间对于微电子工艺、微电子器件物理、微电子器件工艺和半导体物理相关知识进行了复习，在利用中愈加深刻了解了我们电子和科学专业方向之一微电子工艺方向技术。不过也深深体会到了对于理论知识缺乏，和利用时候思绪单调，并不能够提出新奇方案，拘泥于固定思维我们，更应该利用课程设计和其它实践机会拓展自己思维。
《微电子工艺》是继《微电子器件物理》、《微电子器件工艺》和《半导体物理》理论课以后开出相关微电子器件和工艺知识综合应用课程，使我们系统掌握半导体器件，集成电路，半导体材料及工艺相关知识必不可少关键步骤。
六、 参考文件
1.《集成电路制造技术》，电子工业出版社，王蔚等著，
2.《半导体物理》，电子工业出版社，刘恩科等著，
3.《半导体仿真工具silvaco学习资料》，网络，化龙居士，