数字电路优秀课程设计数字钟.docx

四川工业科技学院电子信息工程学院课程设计专业名称: 电子信息工程 课程名称： 数字电路课程设计课题名称： 自动节能灯设计设计人员： 蔡志荷指导老师： 廖俊东1月10日 模拟电子技术 课程设计任务书一、课题名称：数字钟设计二、技术指标：（1）掌握数字钟设计、组装和调试方法。（2）熟练使用proteus仿真软件。（3）熟悉各元件作用和注意事项。三、要求：（1）设画出总体设计框图，以说明数字钟由哪些相对独立功效模块组成，标出各个模块之间相互联络。（2）设计各个功效模块电路图，加上原理说明。（3）选择适宜元器件，设计、选择适宜输入信号和输出方法，确保电路正确性。指导老师：廖俊东学 生：蔡志荷电子信息工程学院 年 1 月 10 日课程设计汇报书评阅页课题名称：数字钟设计班 级：15级电子信息工程4班姓 名：蔡志荷 年 1 月 10 日指导老师评语：考评成绩： 指导老师署名：20 年 月 目 录摘 要1第1章 设计任务和要求21.1 设计指标数字钟介绍21.2 具体要求21.3 设计要求3第2章 元件清单及关键器件介绍42.1 元件清单42.2 关键器件介绍42.2.1 74LS90计数42.2.2 74LS4752.2.3 七段数码显示器7第3章 设计原理和电路83.1 计时电路83.1.1 计秒、计分电路83.1.2 计时电路103.2 校时电路113.2.1 报时锁存信号133.2.2 报时13第4章 仿真结果及误差分析154.1 试验结果154.2 实时分析15第5章 设计总结16参考文件17摘 要此次课程设计专题是数字电子钟。干电路系统由秒信号发生器、“时、分、秒”计数器、显示器、整点报时电路组成。秒信号产生器是整个系统时基信号，它直接决定计时系统精度，这里用多谐振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采取60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”时钟脉冲。“分计数器”也采取60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采取24进制计时器，可实现对一天二十四小时累计。译码显示电路将“时”、“分”、“秒”计数器输出状态送到七段显示译码器译码，经过七位LED七段显示器显示出来。整点报时电路时依据计时系统输出状态产生一脉冲信号，然后去触发蜂鸣器实现报时。数字电子时钟优先编码电路、译码电路将输入信号在显示器上输出；用控制电路和调整开关对LED显示时间进行调整，以上两部分组成主体电路。经过译码电路将秒脉冲产生信号在报警电路上实现整点报时功效等，组成扩展电路。此次设计由震荡器、秒计数器、分计数器、时计数器、BCD-七段显示译码/驱动器、LED七段显示数码管设计了数字时钟电路，能够实现：计时、显示，时、分校时，整点报时等功效。关键词：数字时钟，振荡器，计数器，报时电路第1章 设计任务和要求1.1 设计指标数字钟介绍数字钟电路是一款经典数字逻辑电路，它能够是一个简单秒钟，也能够只计分和时，还能够计秒、分、时，分别为12进制或24进制，外加校时和整点报时电路。 数字钟已成为大家日常生活中必不可少生活日用具。广泛用于个人家庭和车站、码头、剧场、办公室等公共场所，给大家生活、学习、工作、娱乐带来极大方便。因为数字集成电路技术发展和采取了优异石英技术，使数字钟含有走时正确、性能稳定、集成电路有体积小、功耗小、功效多、携带方便等优点。 所以此次设计就用数字集成电路和部分简单逻辑门电路来设计一个数字式电子钟，使其完成时间及星期显示功效。多功效数字钟采取数字电路实现对“时”、“分”、“秒”数字显示计时装置。含有时间显示、走时正确、显示直观、精度、稳定等优点，电路装置十分小巧,安装使用也方便而受广大消费喜爱。1.2 具体要求1、掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统设计、安装、测试方法；2、深入巩固所学理论知识，提升利用所学知识分析和处理实际问题能力；3、提升电路布局，布线及检验和排除故障能力。1.3 设计要求1、设计一个有“时”、“分”、“秒”（23小时59分59秒）显示，且有校时功效电子钟。2、用中小规模集成电路组成电子钟，并在试验箱上进行组装、调试3、画出框图和逻辑电路图、写出设计、试验总结汇报。4、整点报时。在59分51秒时输出信号，音频连续10秒，在结束时刻为整点。第2章 元件清单及关键器件介绍2.1 元件清单1、74LS90（6个）2、74LS47（6个）3、74LS00（6个）4、74LS20（6个）5、74LS04（6个）6、共阳七段数码显示器（6个）7、蜂鸣器（1个）8、快关若干，电阻若干2.2 关键器件介绍2.2.1 74LS90计数本题目关键器件是计数器，常见有同时十进制计数器74HC160和异步二、五、十进制计数器74LS90.这里选择是74LS90芯片。74LS90引脚图图2-1表示。图2-174LS90内部是由两部分电路组成。一部分是由时钟CKA和一位触发器Q0组成二进制计数器，可记一位二进制数；另外一部分是由时钟CKB和三个触发器Q1、Q2、Q3组成五进制异步计数器，可记五个数000111.假如把Q0和CKB连接起来，CKB从Q0取信号，外部时钟信号接到CKA上，那么由时钟CKA和Q0、Q1、Q2、Q3组成十进制计数器。R0(1)和R0(2)是异步清零端，两个同时为高电平有效；R9(1)和R9(2)是置9端，两个同时为高电平时，Q3Q2Q1Q0=1001,；正常计数时，必需确保R0(1)和R0(2)中最少一个接低电平，R9(1)和R9(2)中最少一个接低电平。74LS90功效表如表2-1所表示。表2-12.2.2 74LS4774LS47引脚图图2-3表示。图2-3译码为编码逆过程。它将编码时给予代码含义“翻译”过来。实现译码逻辑电路成为译码器。译码器输出和输入代码有唯一对应关系。74LS47是输出低电平有效七段字形译码器，它在这里和数码管配合使用。表2-2列出了74LS47真值表，表示出了它和数码管之间关系。表2-2H=高电平，L=低电平，=不定74LS47译码器原理图2-4.图2-474LS47是BCD-7段数码管译码器/驱动器， 74LS47功效用于将BCD码转化成数码块中数字,经过它解码， 能够直接把数字转换为数码管显示数字， 从而简化了程序，节省了 单片机IO开销。所以是一个很好芯片！不过因为现在从节省成本角度考虑， 这类芯片已较少用， 大部份情况下全部是用动态扫描数码管形式来实现数码管显示。2.2.3 七段数码显示器共阳极七段数码管引脚图图2-5表示。图2-5LED数码管中发光二极管共有两种连接方法：1、共阴极接法：把发光二极管阴极连在一起组成公共阴极。使用时公共阴极接地，这么阳极端输入高电平段发光二极管就导通点亮，而输入低电平则不点亮。试验中使用LED显示器为共阴极接法。2、共阳极接法：把发光二极管阳极连在一起组成公共阳极。使用时公共阳极接5V。这么阴极端输入低电平段发光二极管就导通点亮，而输入高电平则不点亮，而输入高电平则不点亮。注：课设中使用是共阳极数码管。第3章 设计原理和电路3.1 计时电路计时电路共分三部分：计秒、计分、计时。其中计秒和记分全部是60进制，而计时为24进制。难点在于三者之间进位信号实现。3.1.1 计秒、计分电路1、个位向十位进位实现。用两片74LS90异步计数器接成一个一步60进制计数器。所谓异步60进制计数器，即两片74LS90时钟不一致。各位时钟为1Hz方波来计秒，十位计数器时钟信号需要从个位计数器来提供。进位信号要求是在十个秒脉冲中只产生一个下降沿，且和第十秒下降沿对齐。只能从个位计数器输出端来提供，不可能从其输入端来找。而计数器输出端只有Q0、Q1、Q2、Q3四个信号，要么是其中一个，要么是它们之间逻辑运算结果。把个位四个输出波形画出来，图3-1所表示。图3-1因为74LS90是在时钟下降沿到来时计数，所以Q3恰好符合要求，在10秒之内只给出一个下降沿，且和第19秒下降沿对齐。Q2即使也只产生一个下降沿，但产生时刻不对。这么，个位和十位之间进位信号就找到了，把个位Q3（11端）连接到十位CKA（14端）上。2、六十进制实现当几秒到59时，期望回00.此时个位恰好计满十个数，不用清零即可自动从9回0；十位应接成六进制，即从05循环计数。用异步清零法，当6出现瞬间，即Q3Q2Q1Q0=0110时，同时给R0(1)和R0(2)高电平，使这个状态变成0000，因为6出现时间很短，被0替换。接线图3-2所表示。图3-2当十位计数到6时，输出0110，其中恰好有两个高电平，把这两个高电平Q2和Q1分别接到74LS90R0(1)和R0(2)端，即可实现清零。一旦清零，Q2和Q1全部为0，不能再继续清零，恢复正常计数，直到下次再同时为1。计秒电路仿真图图3-2所表示，计分电路和计秒电路是完全一致，只是周期为1S时钟信号改成了周期为60秒即1分钟时钟信号。3、秒向分进位信号实现积分电路关键问题是找到秒向分进位信号。当秒电路计到59秒时，产生一个高电平，在计到60秒时变成低电平，来一个下降沿送给计分电路做时钟。计秒电路在计到59时十位和个位状态分别为0101和1001，把这四个1和起来即可，即十位Q2和Q0，个位Q3和Q0，和结果作为进位信号。使用74LS20四入和非门串反相器组成和门，图3-3所表示。图3-3计分电路和计秒电路一样，只是四输入和门产生信号应标识为59分。3.1.2 计时电路用两片74LS90实现二十四进制计数器，首先把两片74LS90全部接成十进制，而且两片之间连接成含有十进位关系，即接成一百进制计数器，然后在计到24时，十位和个位同时清理。计到24时，十位Q1=1，个位Q2=1，应分别把这两个信号连接到双方芯片R0（1）和R0(2)端。如个位Q2接到两个74LS90R0(1)清零端，十位Q1接到两个74LS90R0(2)清零端。计时电路个位时钟信号来自秒、分电路产生59分59秒两个信号相和结果，图3-4所表示。图3-4计分和计时电路能够先单独用秒脉冲调试，以节省时间。联调时，可把秒脉冲频率加大。图3-5是一个链接好简单没有校时和报时数字时钟电路。图3-5图中为了把数显集中到一块，能够直接把时、分、秒数码管拖动到一起。但为了仿真时使器件管件逻辑状态显示不影响数显效果，能够从主菜单中把逻辑显示去掉即可。3.2 校时电路接下来把校时电路加上，校时电路关键完成校分和校时。选择较分时，拨动一次开关，分自动加一；选择校时时，拨动一次开关，小时自动加一。校时校分应正确无误，能实现理想时间校对。校时校分时应切断秒、分、时计数电路之间进位连线。图3-6，红色线框内是校时电路，由去抖动电路和选择电路组成。图3-6其中，计到59分信号已经有，图3-6中所表示。只需把它和计秒电路十位中Q2Q0相和作为开始报时一个条件即可。见图3-7，U16:A和U10:D组成和门输出即为报时开始信号。图3-73.2.1 报时锁存信号用秒个位计数器输出进行四高一低报时锁存信号。现在来分析一下5059秒之间秒个位状态。秒个位：Q3 Q2 Q1Q0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1结合题目要求，经过这些状态观察发觉，秒个位Q3和Q0逻辑和后，恰好在秒个位计到1、3、5、7时产生高电平，0、2、4、6时产生低电平，可作低四声报时锁存信号；秒个位Q3和Q0逻辑和后，恰好在秒个位为9时产生高电平，可做高音报时锁存信号；这么就产生了两个报时锁存信号。3.2.2 报时把上述分析所得到报时开始信号分别和两个报时锁存信号相和，产生两路报时锁存信号，图3-7，上面一路为高音报时锁存，下面一路为低音报时锁存。图中左面三个和非门实现是和或逻辑，前面已介绍。上下两路报时锁存信号分别和1kHz和500Hz音频信号（20Hz30kHz）相和或来驱动数字喇叭，实现整点报时功效。这里喇叭使用元件SOUNDER,它接收数字信号。试验时，把59分50秒这个报时开始信号直接用高电平替换，这么比较省时。另外实际连接电路时，可用555定时器产生一个1kHz方波，再经D触发器二分屏得到500Hz方波信号。计时电路1Hz方波也可由555定时器产生，但因为标准电阻和电容值选择会带来部分积累误差，也可选择其它更正确振荡电路来实现。第4章 仿真结果及误差分析4.1 试验结果成功设计一个有“时”、“分”、“秒”（23小时59分59秒）显示，有校时功效电子钟。能够实现整点报时。在59分51秒时输出信号，音频连续10秒，在结束时刻为整点。且能够正常仿真。图4-1是完整数字钟电路图。图4-14.2 实时分析此次课程设计电路完全根据仿真图所连，在测试时，当开始进行时校时时，没有出现问题，但当进行到分校时时，发觉计数电路秒电路开始乱跳犯错。所以，电路一定是有地方犯错了，在反复对照后，发觉是因为在接入校正电路时忘了把秒十位和分个位之间连线拿掉而造成，所以，在接线时一定要注意把不要多出线拿掉。仿真时用脉冲是用软件里时钟脉冲，没有使用555定时器，可能会造成一定误差。第5章 设计总结经过这次数字电子钟课程设计，我们把学到东西和实践相结合，深化了我对数字电路设计和模拟电路设计，让我在设计实践中取得了更多知识，同时锻炼了我动手能力。在这过程中对我们学知识了更深入了解，而且更深入地熟悉了芯片结构及掌握了各芯片工作原理和其具体使用方法，也锻炼了自己独立思索问题能力和经过查看相关资料来处理问题习惯。即使这只是一次学期末课程设计，但经过这次课程设计我们了解了课设计通常步骤、方法和设计中应注意部分问题。我认为这次设计是很相关键意义，它锻炼了同学们对待问题时态度和处理事情能力，了解了各个芯片能够完成什么样功效，使用芯片时应该注意那些关键点，同一个电路能够用那些芯片实现，各个芯片实现同一个功效区分。总而言之，这次课程设计让我学到了好多东西，这种课程设计对一个大学生是很关键。在此我要感谢我同组搭档蔡西！然后，很感谢廖老师耐心指导！参考文件【1】张存礼、韩爱娟主编. 电子技术综合实训.北京师范大学出版社.8。【2】朱清慧主编.Proteus教程.清华大学出版社.6。【3】阎石主编. 数字电子技术基础. 高等教育出版社. .4。