数字电路知识点汇总.pdf

1数字电路知识点汇总数字电路知识点汇总第 1 章数字逻辑概论一、进 位计数制1.十进制与二进制数的转换2.二进制数与十进制数的转换3.二进制数与 16 进制数的转换二、基本逻辑门电路第 2 章逻辑代数表示逻辑函数的方法，归纳起来有：真值表，函数表达式，卡诺图，逻辑图及波形图等几种。一、逻辑代数的基本公式和常用公式1）常量与变量的关系+0与1+11 与00 A1 与0AAAA2）与普通代数相运算规律a.交换律：+ABBAb.结合律：（+）+（+）)()(CBACBAc.分配律：)(CBABACA）)()(CABACBA3）逻辑函数的特殊规律2a.同一律：+b.摩根定律：，BABABABAb.关于否定的性质A二、逻辑函数的基本规则代入规则在任何一个逻辑等式中，如果将等式两边同时出现某一变量的地方，都用一个函数表示，则等式仍然成立，这个规则称为代入规则例如：CBACBA可令CB则上式变成LALACBALA三、逻辑函数的：公式化简法公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与或表达式1）合并项法：利用+或,将二项合并为一项，合并时可消去1 AAABABA一个变量例如：BACCBACBACBA)(2）吸收法利用公式，消去多余的积项，根据代入规则可以是ABAABA任何一个复杂的逻辑式例如化简函数EBDAAB3解：先用摩根定理展开：再用吸收法ABBAEBDAABEBDABA)()(EBBDAA)1()1(EBBDAABA3）消去法利用 消去多余的因子BABAA例如，化简函数ABCEBABABA 解：ABCEBABABA)()(ABCBAEBABA)()(BCBAEBBA)()(CBBBABBCBA=)()(CBACBA=ACBACABA=CBABA 4)配项法利用公式将某一项乘以（），即乘以CABABCCABAAA1，然后将其折成几项，再与其它项合并。例如：化简函数BACBCBBA解：BACBCBBA)()(CCBACBAACBBA4CBABCACBACBACBBA)()()(BCACBACBACBCBABA)()1()1(BBCAACBCBACACBBA2.应用举例将下列函数化简成最简的与或表达式1）ADDCEBDBA2)L=ACCBBA3)L=ABCDCBCAAB解：1）ADDCEBDBADCEABDBA)(=DCEABDBA =DCEBADBA =DCEABBADBA)(=DCEDBA =DBA2)L=ACCBBA =ACCBCCBA)(=ACCBCBACBA =)1()1(ACBBAC =CBAC 3)L=ABCDCBCAAB5=ABCDAACBCAAB)(=ABCDCBACABCAAB)()(CBACAABCDCABAB=)1()1(BCACDCABCAAB 四、逻辑函数的化简卡诺图化简法：卡诺图是由真值表转换而来的，在变量卡诺图中，变量的取值顺序是按循环码进行排列的，在与或表达式的基础上，画卡诺图的步骤是：1.画出给定逻辑函数的卡诺图，若给定函数有 个变量，表示卡n诺图矩形小方块有个。n22.在图中标出给定逻辑函数所包含的全部最小项，并在最小项内填 1，剩余小方块填 0.用卡诺图化简逻辑函数的基本步骤：1.画出给定逻辑函数的卡诺图2.合并逻辑函数的最小项3.选择乘积项，写出最简与或表达式选择乘积项的原则：它们在卡诺图的位置必须包括函数的所有最小项选择的乘积项总数应该最少每个乘积项所包含的因子也应该是最少的例 1.用卡诺图化简函数CBACBAABCBCA1100011011ABC11106解：1.画出给定的卡诺图2.选择乘积项：CBABCAC例 2.用卡诺图化简CBADCACBCDBABCDF)(解：1.画出给定 4 变量函数的卡诺图2.选择乘积项设到最简与或表达式CBADBACB例 3.用卡诺图化简逻辑函数)14,12,10,7,5,4,3,1(m解：1.画出 4 变量卡诺图2.选择乘积项，设到最简与或表达式DACDCBDA第 3 章逻辑门电路门电路是构成各种复杂集成电路的基础，本章着重理解 TTL 和CMOS 两类集成电路的外部特性：输出与输入的逻辑关系，电压传输特性。1.TTL 与 CMOS 的电压传输特性开门电平保证输出为额定低电平ONV时所允许的最小输入高电平值在标准输入逻辑时，1.8ONV关门保证输出额定高电平 90%的情况下，允许的最大输OFFV入低电平值，在标准输入逻辑时，0.8OFFV为逻辑 0 的输入电压典型值0.3ILVILVAB000001011111101011111111AB0000010111111010m1m0m2m3m4m5m6m7m11m8m9m10m12m13m14m1511111111VO0.511.522.53VI123VNLVOFFVONVNHABCDE0.30.8VILVIH1.87为逻辑的输入电压典型值3.0IHVIHV为逻辑的输出电压典型值3.5OHVOHV为逻辑 0 的输出电压典型值0.3OLVOLV对于 TTL：这些临界值为VVOH4.2minVVOL4.0max,VVIH0.2minVVIL8.0max低电平噪声容限：ILOFFNLVVV 高电平噪声容限：ONIHNHVVV例：7400 的VVOH5.2min）（VVOL4.0(出最小）VVIH0.2min）（VVIL7.0max）（它的高电平噪声容限31.81.2ONIHNHVVV它的低电平噪声容限0.80.30.5ILOFFNLVVV2.TTL 与 COMS 关于逻辑 0 和逻辑 1 的接法7400 为 CMOS 与非门采用+5电源供电，输入端在下面四种接法下都属于逻辑 0输入端接地输入端低于 1.5的电源输入端接同类与非门的输出电压低于 0.1输入端接 10电阻到地K74LS00 为 TTL 与非门，采用+5电源供电，采用下列 4 种接法都属于逻辑 1输入端悬空输入端接高于 2电压8输入端接同类与非门的输出高电平 3.6输入端接 10电阻到地K第 4 章组合逻辑电路一、组合逻辑电路的设计方法根据实际需要，设计组合逻辑电路基本步骤如下：1.逻辑抽象分析设计要求，确定输入、输出信号及其因果关系设定变量，即用英文字母表示输入、输出信号状态赋值，即用 0 和 1 表示信号的相关状态列真值表，根据因果关系，将变量的各种取值和相应的函数值用一张表格一一列举，变量的取值顺序按二进制数递增排列。2.化简输入变量少时，用卡诺图输入变量多时，用公式法3.写出逻辑表达式，画出逻辑图变换最简与或表达式，得到所需的最简式根据最简式，画出逻辑图例，设计一个 8421BCD 检码电路，要求当输入量 ABCD7 时，电路输出为高电平，试用最少的与非门实现该电路。解：1.逻辑抽象分由题意，输入信号是四位 8421码为十进制，输出为高、低电平；9设输入变量为 DCBA，输出变量为；状态赋值及列真值表由题意，输入变量的状态赋值及真值表如下表所示。2.化简由于变量个数较少，帮用卡诺图化简 3.写出表达式经化简，得到CBADBAL4.画出逻辑图二、用组合逻辑集成电路构成函数74LS151 的逻辑图如右图图中，为输入使能端，低电平有效E为地址输入端，为数据选择输入端，、互非的输出012SSS70 DDYY端，其菜单如下表。Y0127012201210120.SSSDSSSDSSSDSSSD=iYiiiiDm70其中为的最小项im012SSSABCDL00000000000000000000000000000000111111111111111111111111111111111110000011ABCD0000010111111011111000001111&000&0000=10000ABCDLBDAC10为数据输入iD当1 时，与其对应的最小项在表达式中出现iD当0 时，与其对应的最小项则不会出现iD利用这一性质，将函数变量接入地址选择端，就可实现组合逻辑函数。利用入选一数据选择器 74LS151 产生逻辑函数ABCBABCAL解：1）将已知函数变换成最小项表达式ABCBABCA)(CCABCBABCACABABCCBABCA2)将转换成 74LS151 对应的输出形CABABCCBABCAL式=iYiiiDm70在表达式的第 1 项中为反变量，、为原变量，故BCAA011BCA3m在表达式的第项，中 A、C 为反变量，为原变量，故CBAB101CBA5m同理=111ABC7m =110CAB6m 这样77665533DmDmDmDm将 74LS151 中 m 取 17653DDDD、即17653DDDD取 0，即04210DDDD、4210DDDD74LS151D0D1D2D3D4D5D6D7S0S1S2E1ABCL11由此画出实现函数的逻辑图如下图示。CABABCCBABCA第 5 章锁存器和触发器一、触发器分类：基本 R-S 触发器、同步 RS 触发器、同步触发器、主从 R-S 触发器、主从 JK 触发器、边沿触发器上升沿触发器（触发器、JK 触发器）、下降沿触发器（触发器、JK 触发器）二、触发器逻辑功能的表示方法触发器逻辑功能的表示方法，常用的有特性表、卡诺图、特性方程、状态图及时序图。对于第 5 章表示逻辑功能常用方法有特性表，特性方程及时序图对于第 6 章上述 5 种方法其本用到。三、各种触发器的逻辑符号、功能及特性方程1.基本 R-S 触发器 逻辑符号 逻辑功能特性方程：若，则0,1SR01nQ 若，则nnQRSQ10,0SR11nQ（约束条件）若，则0SR0,1SRnnQQ1 若，则1（不允许出现）1,1SRQQ 2.同步 RS 触发器 （CP1 期间有效）若，则nnQRSQ10,1SR01nQ（约束条件）若，则0SR0,0SR11nQ 若，则0,1SRnnQQ1QQSRQQSETCLRSRSCP12 若，则1,1SR1QQ 处于不稳定状态 3.同步触发器 特性方程(CP=1 期间有效)DQn14.主从 R-S 触发器特性方程(作用后)nnQRSQ1约束条件0SR逻辑功能若，CP 作用后，0,1SR01nQ若，CP 作用后，1,0SR11nQ若，CP 作用后，0,0SRnnQQ1若，CP 作用后，处于不稳定状态1,1SRNote:CP 作用后指由 0 变为 1，再由 1 变为 0 时 5.主从 JK 触发器特性方程为：(CP 作用后)nnnQKQJQ1逻辑功能若，CP 作用后，0,1KJ11nQ若，CP 作用后，1,0KJ01nQ若，CP 作用后，(保持)0,1KJnnQQ1若，CP 作用后，(翻转)1,1KJnnQQ1QQSETCLRDDCPQQQSETCLRSRSCPRQQJQQKSETCLRCPJKQQ137.边沿触发器边沿触发器指触发器状态发生翻转在 CP 产生跳变时刻发生，边沿触发器分为：上升沿触发和下降沿触发1）边沿触发器 上升沿触发器其特性方程(CP 上升沿到来时有效)DQn1下降沿触发器其特性方程(CP 下降沿到来时有效)DQn12）边沿 JK 触发器上升沿 JK 触发器其特性方程(CP 上升沿到来时有效)nnnQKQJQ1下降沿 JK 触发器其特性方程(CP 下降沿到来时有效)nnnQKQJQ13）触发器上升沿触发器其特性方程(CP 上升沿到来时有效)nnQTQ1下降沿触发器其特性方程:(CP 下降沿到来时有效)nnQTQ1例：设图所示电路中，已知端的波形如图所示，试画出及端波形，设触发器初始状态为 0.由于所用触发器为下降沿触发的触发器，其特性方程为(CP 下降沿到来时)=CPDQn1nQnQAQQSETCLRDDCPQQQQSETCLRDDCPQQJQQKSETCLRJKQQJQQKSETCLRCPJKQQ1TTCPQQ1TTQQCP14时刻之前，0，01t1nQnQ CP=B=00=0时刻到来时，11t0nQCP=B=10=1 不变0nQ时刻到来时0，故 B=CP=0，当 CP 由 1 变为2t0nQ0 时，11nQnQ0当1，而 A=0CP=11nQ时刻到来时，A=1，CP=A=03t1nQnQ当 CP0 时，01nQnQ当时，由于 A=1，故 CP=A=101nQnQ图 在 图若电路如图 C 所示，设触发器初始状态为 0，C 的波形如图 D所示,试画出及端的波形当特性方程（CP 下降沿有效）DQn1nQ时刻之前，A=0,Q=0,CP=B=1t1nQA时刻到来时1，故 CP=B=1t0nQ001nQA当 CP 由 1 变为 0 时，11nQnQ当1 时，由于 A=1,故 CP，不变nQ11nQ时刻到来时，0，1，故 CP=B=2tQnQ01AQQSETCLRD=1000ABQQABCPQt1t2t3t4t415此时，CP 由 1 变为 0 时，01nQnQ当0 时，由于0 故 CP=00=1nQ时刻到来时，由于 A=1，而0，故 CP3tnQ0nQA当 CP 由 1 变为 0 时，11nQnQ当1 时，由于1，故111 图 C 图 D例：试写出如图示电路的特性方程，并画出如图示给定信号CP、作用下端的波形，设触发器的初始状态为 0.解：由题意该触发器为下降沿触发器 JK 触发器其特性方程（CP 下降沿到来时有效）nnnQKQJQ1其中其中 BAJBAK 由 JK 触发器功能：J=1,K=0 CP 作用后11nQJ=0,K=0 CP 作用后01nQJ=0,K=0 CP 作用后1nQnQQQSETCLRD=000BAQQt1t2t3t4AQBCPJQQKSETCLRCPJKQQ&000=1000ABCPt1t2t3t4t5AcpBJKQ16J=1,K=1 CP 作用后1nQnQ第 6 章 时序逻辑电路分类一、时序逻辑电路分类 时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路，时序逻辑电路通常由组合逻辑电路和存贮电路两部分组成。二、同步时序电路分析分析步骤：确定电路的组成部分 确定存贮电路的即刻输入和时序电路的即刻输出逻辑式 确定电路的次态方程 列出电路的特性表和驱动表 由特性表和驱动表画出状态转换图 电路特性描述。例：分析如下图示同步时序电路的逻辑功能解：确定电路的组成部分 该电路由 2 个上升沿触发的 T 触发器和两个与门电路组成的时序电路确定存贮电路的即刻输入和时序电路的即刻输出存贮电路的即刻输入：对于：0FFATo1T&000&0000CPA1TQ0Q0Q1Q1FF0FF1Z17 对于：1FFnoAQT0时序电路的即刻输出：nnQAQI01确定电路的状态方程 对于：0FFnnQAQ010 对于：1FFnnnQAQQ1011)(列出状态表和真值表由于电路有 2 个触发器，故可能出现状态分别为 00、01、10、11设 00000nnQQS 01001nnQQS 10012nnQQS 11013nnQQS电路状态图为电路的特性描述00001111Q1nQ0n000A=0A=1Q1n+1Q0n+1z001001010010011011100Q1nQ0n0A=0A=1Q1n+1Q0n+1z000S0S1S2S3S0S1S2S30001S1S2S3S0S0S1S2S3ZA0001000101Q1Q011000018由状态图，该电路是一个可控模 4 加法计数器，当 A=1 时，在 CP上升沿到来后电路状态值加 1，一旦计数到 11 状态，Y=1，电路状态在下一个 CP 上升沿加到 00，输出信号 Y 下降沿可用于触发器进位操作，当 A=0 时停止计数。例：试分析下图示电路的逻辑功能解：确定电路的组成部分 该电路由 3 个上升沿触发的 D 触发器组成 确定电路的太方程 对于：（CP 上升沿到来有效）0FFnnQDQ2010 对于：（CP 上升沿到来有效）1FFnnQDQ0111 对于：（CP 上升沿到来有效）2FFnnQDQ1212列出状态转换真值表 由状态表转换真值表画出如下图示状态图、这 6 个状态，形成了主循环电路，、0S1S3S7S6S4S2S为无效循环5SQQSETCLRDQQSETCLRDQQSETCLRDCPRdFF0FF1FF2100000111101111111111110101Q1nQ2nQ1n+1Q2n+10001000000000000Q0nQ0n+111110Q1nQ2nQ1n+1Q2n+1Q0nQ0n+1S0S0S1S1S2S2S3S3S4S4S5S5S6S6S7S7S0S1S3S2S4S6S7S5有效循环无效循环19 逻辑功能分析由状态图可以看出，此电路正常工作时，每经过 6 个时钟脉冲作用后，电路的状态循环一次，因此该电路为六进制计数器，电路中有2 个无效状态，构成无效循环，它们不能自动回到主循环，故电路没有自启动能力。三、同步时序电路设计同步时序设计一般按如下步骤进行：1）根据设计要求画出状态逻辑图；2）状态化简；3）状态分配；4）选定触发器的类型，求输出方程、状态方程和驱动方程；5）根据方程式画出逻辑图；6）检查电路能否自启动，如不能自启动，则应采取措施加以解决。20例：用 JK 触发器设计一同步时序电路，其状态如下表所示，分析如图示同步时序电路。解：由题意，状态图已知，状态表已知。故进行状态分配及求状态方程，输出方程。由于有效循环数 N=4，设触发器个数为 K,则4 得到 K=2.k2故选用 2 个 JK 触发器，将状态表列为真值表，求状态方程及输出方程。Y 的卡偌图：的卡偌图：10nQ 的卡偌图：11nQnnnnnnnnnQQAQQAQAQQQAQ0101010111 =nnnnnnQQAAQQQAQA100100)()(10/0101Q1nQ2nQ1n+1Q2n+11100001/0YA=0A=111/000/111/000/001/010/1000000001110111110110111101Q1nQ1n+1Q2n+10110000000000101Q0n01101AY000001A0100011011Q1nQ0nY=Q1n1Q0n101101A0100011011Q1nQ0nQ0n+1Q0n00011100A0100011011Q1nQ0n0121 =（A)0nQnnnQQAQ101)(将nnQQ011（A分别写成 JK 触发器的标准形式：11nQ)0nQnnnQQAQ101)(J11nQnnQKQ 对于 F:0FnnnQQQ001011得到=1,=10J0K对于方程（A11nQ)0nQnnnQQAQ101)(得到=A1JnQ0=A1KnQ0画出逻辑图，选用上升沿触发的 JK 触发器CPFF0FF11J1KQ0C11J1KQ1C11&YA