北大集成电路版图设计课件-第8章-MOS场效应晶体管.ppt

第八章第八章 MOS场效应场效应晶体管晶体管一一.概述概述 场效应晶体管（场效应晶体管（Field Effect Transistor,FET Field Effect Transistor,FET）的发明早）的发明早于双极型晶体管，但是由于当时的集成电路制造工艺无法生于双极型晶体管，但是由于当时的集成电路制造工艺无法生长出高质量的介质薄膜，使得场效应晶体管没有成功生产出长出高质量的介质薄膜，使得场效应晶体管没有成功生产出来。来。二十世纪六十年代，由于适合于栅极的绝缘介质薄膜的成功二十世纪六十年代，由于适合于栅极的绝缘介质薄膜的成功生产，使得制造金属生产，使得制造金属-氧化物氧化物-半导体场效应晶体管（半导体场效应晶体管（Metal Metal Oxide Semiconductor Field Effect TransistorOxide Semiconductor Field Effect Transistor，MOSFETMOSFET，简称为简称为MOSMOS晶体管）成为可能。晶体管）成为可能。早期的早期的MOSMOS晶体管由于制造工艺不成熟，存在阈值电压不稳定、晶体管由于制造工艺不成熟，存在阈值电压不稳定、薄氧化层易被击穿等问题。随着工艺水平的不断进步，现在薄氧化层易被击穿等问题。随着工艺水平的不断进步，现在制造制造MOSMOS晶体管的工艺已经相当成熟了，人们已经可以制备性晶体管的工艺已经相当成熟了，人们已经可以制备性能优良的能优良的CMOSCMOS晶体管电路了。晶体管电路了。一一.概述概述 CMOSCMOS晶体管电路和其它电路（例如双极型晶体管电路）相比晶体管电路和其它电路（例如双极型晶体管电路）相比较，具有电流损耗更低、面积更小、设计更加灵活的优点。较，具有电流损耗更低、面积更小、设计更加灵活的优点。CMOSCMOS晶体管电路可用于数字电路和模拟电路，并且在一些特晶体管电路可用于数字电路和模拟电路，并且在一些特定应用上开始替代双极型晶体管电路。但是，定应用上开始替代双极型晶体管电路。但是，CMOSCMOS晶体管并晶体管并不具备双极型晶体管的全部性质，为了充分利用不具备双极型晶体管的全部性质，为了充分利用CMOSCMOS晶体管晶体管和双极型晶体管的优点，已经出现了可将双极型晶体管和和双极型晶体管的优点，已经出现了可将双极型晶体管和CMOSCMOS晶体管制作在同一衬底上的工艺，即晶体管制作在同一衬底上的工艺，即BiCMOSBiCMOS工艺。工艺。一一.概述概述 MOSMOS晶体管是四端器件，具有源极（晶体管是四端器件，具有源极（S S）、漏极（）、漏极（D D）、栅极）、栅极（G G）和衬底（）和衬底（B B）四个电极，按导电类型分为）四个电极，按导电类型分为NMOSNMOS晶体管和晶体管和PMOSPMOS晶体管两种晶体管两种.（a a）NMOS NMOS （b b）PMOSPMOS一一.概述概述 二二.MOS.MOS管的版图管的版图 NMOSNMOS晶体管的立体图和俯视图晶体管的立体图和俯视图（a a）立体图）立体图 （b b）俯视图）俯视图二二.MOS.MOS管的版图管的版图 图图 PMOSPMOS晶体管的版图示意图晶体管的版图示意图二二.MOS.MOS管的版图管的版图 阱层（阱层（WellWell）：）：阱层定义在衬底上制备阱的区域。阱层定义在衬底上制备阱的区域。NMOSNMOS管管制备在制备在P P型衬底上，型衬底上，PMOSPMOS管制备在管制备在N N型衬底型衬底上。一块原始的半导体材料，掺入的杂质上。一块原始的半导体材料，掺入的杂质类型只能有一种，即该衬底不是类型只能有一种，即该衬底不是N N型就是型就是P P型。如果不对衬底进行加工处理的话，该型。如果不对衬底进行加工处理的话，该衬底只能制备一种衬底只能制备一种MOSMOS晶体管。晶体管。CMOSCMOS集成电集成电路是把路是把NMOSNMOS晶体管和晶体管和PMOSPMOS晶体管制备在同晶体管制备在同一个硅片衬底上，为了能够制造一个硅片衬底上，为了能够制造CMOSCMOS集成集成电路，需要对衬底进行处理，利用掺杂工电路，需要对衬底进行处理，利用掺杂工艺在衬底上形成一个区域，该区域的掺杂艺在衬底上形成一个区域，该区域的掺杂类型和衬底的掺杂类型相反，这个区域就类型和衬底的掺杂类型相反，这个区域就称为阱称为阱。二二.MOS.MOS管的版图管的版图 有源区层（有源区层（ActiveActive）：）：有源区层的作用是在衬底上定义制作有源区层的作用是在衬底上定义制作有源区的区域，该区域包括源区、漏有源区的区域，该区域包括源区、漏区和沟道。在衬底上淀积厚氧化层，区和沟道。在衬底上淀积厚氧化层，利用光刻和刻蚀工艺在衬底上开窗口利用光刻和刻蚀工艺在衬底上开窗口并把厚氧化层除去就可形成有源区，并把厚氧化层除去就可形成有源区，有源区之外的区域是场区。显然，有源区之外的区域是场区。显然，MOSMOS管必须而且只能制备在有源区内。管必须而且只能制备在有源区内。二二.MOSMOS管的版图管的版图 P+P+注注入入层层和和N+N+注注入入层层（P+P+implantimplant和和N+N+implantimplant）：）：P+P+注注入入层层定定义义注注入入P+P+杂杂质质离离子子的的区区域域，而而N+N+注注入入层层定定义义注注入入N+N+杂杂质质离离子子的的区区域域。由由于于NMOSNMOS晶晶体体管管和和PMOSPMOS晶晶体体管管的的结结构构相相同同，只只是是源源漏漏区区的的掺掺杂杂类类型型相相反反。同同时时，有有源源区区层层只只是是定定义义了了源源区区、漏漏区区和和沟沟道道的的区区域域，却却没没有有说说明明源源区区和和漏漏区区的的掺掺杂杂类类型型。P+P+注注入入层层和和N+N+注注入入层层说说明明了了注注入入杂杂质质的的类类型型，也也就就是是说说明明了了有有源源区区的的导导电电类类型型，实实现现了了NMOSNMOS晶晶体体管管和和PMOSPMOS晶体管的区分。晶体管的区分。二二.MOS.MOS管的版图管的版图 P+P+注注入入层层和和N+N+注注入入层层（P+P+implantimplant和和N+N+implantimplant）：）：P+P+注注入入层层定定义义注注入入P+P+杂杂质质离离子子的的区区域域，而而N+N+注注入入层层定定义义注注入入N+N+杂杂质质离离子子的的区区域域。由由于于NMOSNMOS晶晶体体管管和和PMOSPMOS晶晶体体管管的的结结构构相相同同，只只是是源源漏漏区区的的掺掺杂杂类类型型相相反反。同同时时，有有源源区区层层只只是是定定义义了了源源区区、漏漏区区和和沟沟道道的的区区域域，却却没没有有说说明明源源区区和和漏漏区区的的掺掺杂杂类类型型。P+P+注注入入层层和和N+N+注注入入层层说说明明了了注注入入杂杂质质的的类类型型，也也就就是是说说明明了了有有源源区区的的导导电电类类型型，实实现现了了NMOSNMOS晶晶体体管管和和PMOSPMOS晶体管的区分。晶体管的区分。二二.MOS.MOS管的版图管的版图 多晶硅层（多晶硅层（PolyPoly）：）：多晶硅层的作用是定义制作多晶硅材料的区多晶硅层的作用是定义制作多晶硅材料的区域。最早的域。最早的MOSMOS集成电路制造工艺只能制备集成电路制造工艺只能制备一层多晶硅，而现在已经有能够制备两层多一层多晶硅，而现在已经有能够制备两层多晶硅的工艺了。对于双层多晶硅工艺，第一晶硅的工艺了。对于双层多晶硅工艺，第一层多晶硅主要用来制作栅极、导线和多晶硅层多晶硅主要用来制作栅极、导线和多晶硅多晶硅电容的下极板，第二层多晶硅主要多晶硅电容的下极板，第二层多晶硅主要用来制作多晶硅电阻和多晶硅多晶硅电容用来制作多晶硅电阻和多晶硅多晶硅电容的上极板。双层多晶硅工艺具有多晶硅的上极板。双层多晶硅工艺具有多晶硅1 1和和多晶硅多晶硅2 2这两个版图层。这两个版图层。二二.MOS.MOS管的版图管的版图 金属层：金属层：实现金属互连。实现金属互连。二二.MOS.MOS管的版图管的版图 接触孔层（接触孔层（ContactContact）：）：接触孔层定义制作接触孔的区域。接触孔层定义制作接触孔的区域。MOSMOS晶体管晶体管的源极、漏极、栅极和衬底都要与电源或其它的源极、漏极、栅极和衬底都要与电源或其它元件相连接，这样才能对元件相连接，这样才能对MOSMOS晶体管供电使其晶体管供电使其工作并和其它元件一起组成具有使用价值的电工作并和其它元件一起组成具有使用价值的电路。有源区和场区的表面以及多晶硅栅极上都路。有源区和场区的表面以及多晶硅栅极上都有二氧化硅薄膜的存在，而二氧化硅是不导电有二氧化硅薄膜的存在，而二氧化硅是不导电的，为了能进行电连接，需要将衬底和多晶硅的，为了能进行电连接，需要将衬底和多晶硅上某些区域上的二氧化硅去除，打开窗口，在上某些区域上的二氧化硅去除，打开窗口，在窗口内填塞金属，并用金属线进行连接。这些窗口内填塞金属，并用金属线进行连接。这些窗口就是接触孔，其作用是实现半导体材料和窗口就是接触孔，其作用是实现半导体材料和金属的欧姆接触，从而对金属的欧姆接触，从而对MOSMOS晶体管的各个电晶体管的各个电极进行电连接。极进行电连接。二二.MOS.MOS管的版图管的版图 二二.MOS.MOS管的版图管的版图 二二.MOS.MOS管的版图管的版图 图图 NMOSNMOS晶体管的版图示意图晶体管的版图示意图二二.MOS.MOS管的版图管的版图 三三.MOS.MOS管版图设计技巧管版图设计技巧 源漏共用源漏共用MOSMOS管的串联：管的串联：三三.MOS.MOS管版图设计技巧管版图设计技巧 源漏共用源漏共用MOSMOS管的串联：管的串联：三三.MOS.MOS管版图设计技巧管版图设计技巧 源漏共用源漏共用MOSMOS管的串联：管的串联：三三.MOS.MOS管版图设计技巧管版图设计技巧 源漏共用源漏共用MOSMOS管的并联：管的并联：三三.MOS.MOS管版图设计技巧管版图设计技巧 源漏共用源漏共用MOSMOS管的并联：管的并联：三三.MOS.MOS管版图设计技巧管版图设计技巧 源漏共用源漏共用MOSMOS管的并联：管的并联：三三.MOS.MOS管版图设计技巧管版图设计技巧 源漏共用源漏共用MOSMOS管的并联：管的并联：三三.MOS.MOS管版图设计技巧管版图设计技巧 源漏共用源漏共用MOSMOS管的串并联：管的串并联：三三.MOS.MOS管版图设计技巧管版图设计技巧 特殊尺寸特殊尺寸MOSMOS管管大尺寸大尺寸MOSMOS晶体管（晶体管（W/L1W/L1）宽长比很大的宽长比很大的MOSMOS晶体管的版图晶体管的版图 对于宽长比特别大的对于宽长比特别大的MOSMOS晶体管，其版图可以采用以下步骤进晶体管，其版图可以采用以下步骤进行处理：拆分行处理：拆分-源漏共用源漏共用-叉指连接。叉指连接。三三.MOS.MOS管版图设计技巧管版图设计技巧 大尺寸大尺寸MOSMOS晶体管（晶体管（W/L1W/L1）:步骤一：拆分。将宽长比很大的步骤一：拆分。将宽长比很大的MOSMOS晶体管的版图进行拆分，晶体管的版图进行拆分，把它截成几段，拆分的数量以最终的版图接近方形为宜，因为把它截成几段，拆分的数量以最终的版图接近方形为宜，因为方形的版图有利于布局，容易和其它版图相拼接。方形的版图有利于布局，容易和其它版图相拼接。三三.MOS.MOS管版图设计技巧管版图设计技巧 大尺寸大尺寸MOSMOS晶体管（晶体管（W/L1W/L1）:步骤二：源漏共用。利用源漏共用技术进行并联。步骤二：源漏共用。利用源漏共用技术进行并联。三三.MOS.MOS管版图设计技巧管版图设计技巧 大尺寸大尺寸MOSMOS晶体管（晶体管（W/L1W/L1）:步骤三：叉指连接。采用叉指连接的方式进行金属连接。步骤三：叉指连接。采用叉指连接的方式进行金属连接。三三.MOS.MOS管版图设计技巧管版图设计技巧 特殊尺寸特殊尺寸MOSMOS管管小尺寸小尺寸MOSMOS晶体管（晶体管（W/L1W/L1）三三.MOS.MOS管版图设计技巧管版图设计技巧 特殊形状特殊形状MOSMOS管管曲线形状曲线形状MOSMOS晶体管的版图晶体管的版图 三三.MOS.MOS管版图设计技巧管版图设计技巧 特殊形状特殊形状MOSMOS管管三三.MOS.MOS管版图设计技巧管版图设计技巧 特殊形状特殊形状MOSMOS管管三三.MOS.MOS管版图设计技巧管版图设计技巧 衬底连接与阱连接衬底连接与阱连接制作制作CMOSCMOS集成电路有集成电路有N N阱工艺、阱工艺、P P阱工艺和双阱工艺，无论哪种阱工艺和双阱工艺，无论哪种工艺，在阱和衬底之间都存在工艺，在阱和衬底之间都存在PNPN结。以结。以N N阱工艺为例，在阱工艺为例，在P P型衬型衬底和底和N N阱之间存在阱之间存在PNPN结。为了保证结。为了保证PNPN结的有效隔离，结的有效隔离，N N阱的电位阱的电位必须高于必须高于P P型衬底的电位，最简单最可靠的方法是将型衬底的电位，最简单最可靠的方法是将N N阱接最正阱接最正的电源，的电源，P P型衬底接最负的电源。在版图设计中，将设置衬底型衬底接最负的电源。在版图设计中，将设置衬底或阱连接的方式称为衬底连接或阱连接。或阱连接的方式称为衬底连接或阱连接。三三.MOS.MOS管版图设计技巧管版图设计技巧 衬底连接与阱连接衬底连接与阱连接设置阱连接的经验法则是在满足设计规则的前提下，在阱的空设置阱连接的经验法则是在满足设计规则的前提下，在阱的空闲区域尽可能多地设置阱连接。比较常用的设置阱连接的方式闲区域尽可能多地设置阱连接。比较常用的设置阱连接的方式是用阱连接环绕是用阱连接环绕MOSMOS晶体管。设置衬底连接的经验法则也是是晶体管。设置衬底连接的经验法则也是是在满足设计规则的前提下，在衬底的空闲区域尽可能多地设置在满足设计规则的前提下，在衬底的空闲区域尽可能多地设置衬底连接。衬底连接。三三.MOS.MOS管版图设计技巧管版图设计技巧 天线效应天线效应现代现代CMOSCMOS晶体管的栅极采用多晶硅材料制成，多晶硅是一种非晶体管的栅极采用多晶硅材料制成，多晶硅是一种非常脆弱的材料，在硅片加工过程中容易损坏。常脆弱的材料，在硅片加工过程中容易损坏。在在CMOSCMOS集成电路制造工艺中，利用反应离子刻蚀（集成电路制造工艺中，利用反应离子刻蚀（Reactive Reactive ion etchion etch，RIERIE）工艺对多晶硅材料进行刻蚀，得到多晶硅栅）工艺对多晶硅材料进行刻蚀，得到多晶硅栅极。为了使反应离子刻蚀顺利进行，加在极。为了使反应离子刻蚀顺利进行，加在RIERIE反应室上的电压反应室上的电压有有20002000多伏，而反应室基座上的电位为零伏，待加工的硅片就多伏，而反应室基座上的电位为零伏，待加工的硅片就放置在基座上，因此硅片处于零电位。在反应刻蚀进行过程中，放置在基座上，因此硅片处于零电位。在反应刻蚀进行过程中，20002000多伏的电压施加在中间的多晶硅材料上，随着多晶硅材料多伏的电压施加在中间的多晶硅材料上，随着多晶硅材料的不断被刻蚀，在留下的多晶硅材料上会积累电荷，如果多晶的不断被刻蚀，在留下的多晶硅材料上会积累电荷，如果多晶硅的体积（主要是面积）比较大，就会积累大量的电荷，如果硅的体积（主要是面积）比较大，就会积累大量的电荷，如果这些电荷产生的电场超过栅极氧化层的击穿场强，就会导致栅这些电荷产生的电场超过栅极氧化层的击穿场强，就会导致栅极氧化层损坏，极氧化层损坏，MOSMOS晶体管在制造过程中就已经失效了晶体管在制造过程中就已经失效了 。在反应离子刻蚀过程中，多晶硅材料像天线一样收集电荷，造在反应离子刻蚀过程中，多晶硅材料像天线一样收集电荷，造成栅极氧化层击穿成栅极氧化层击穿MOSMOS晶体管失效的现象被称为晶体管失效的现象被称为天线效应天线效应。三三.MOS.MOS管版图设计技巧管版图设计技巧 天线效应天线效应三三.MOS.MOS管版图设计技巧管版图设计技巧 天线效应天线效应天线效应和多晶硅栅极的面积成正比，因此将大面积的多晶硅天线效应和多晶硅栅极的面积成正比，因此将大面积的多晶硅分割成多个小面积的多晶硅并用金属进行连接可以保护处于刻分割成多个小面积的多晶硅并用金属进行连接可以保护处于刻蚀过程中的多晶硅材料。蚀过程中的多晶硅材料。三三.MOS.MOS管版图设计技巧管版图设计技巧 天线效应天线效应通过设置栅箝位二极管来避免天线效应。该二极管将限制所产通过设置栅箝位二极管来避免天线效应。该二极管将限制所产生的电压幅度，提供对栅极的保护，称为栅箝位二极管（生的电压幅度，提供对栅极的保护，称为栅箝位二极管（Net Net AeaAea Check Check，NACNAC）。并不是所有的栅极都需要栅箝位二极管来）。并不是所有的栅极都需要栅箝位二极管来提供保护。如果一个栅极用第一层金属直接连接到另一个提供保护。如果一个栅极用第一层金属直接连接到另一个MOSMOS晶体管的源漏区，则另一个晶体管的源漏区，则另一个MOSMOS晶体管源漏区和衬底之间的晶体管源漏区和衬底之间的PNPN结将自动成为栅箝位二极管。结将自动成为栅箝位二极管。四四.棍棒图棍棒图 棍棒图是介于电路和版图之间的一种中间形式，棍棒图主要用来帮助棍棒图是介于电路和版图之间的一种中间形式，棍棒图主要用来帮助我们设计版图的布局与布线。我们设计版图的布局与布线。用一条水平的棒状图形表示用一条水平的棒状图形表示P P型扩散区并使其位于图形的顶部，用另型扩散区并使其位于图形的顶部，用另一条棒状图形表示一条棒状图形表示N N型扩散区并使其位于图的底部，用简单的线条表型扩散区并使其位于图的底部，用简单的线条表示多晶硅和金属连线，当一条多晶硅与一个扩散区交叉时就表示一个示多晶硅和金属连线，当一条多晶硅与一个扩散区交叉时就表示一个MOSMOS晶体管，由于所有的结构都可以用线条和棒状图形来表示，所以晶体管，由于所有的结构都可以用线条和棒状图形来表示，所以这样的图形就被称为棍棒图。这样的图形就被称为棍棒图。在棍棒图中，通常用不同颜色的线条来区分多晶硅和金属。这种用颜在棍棒图中，通常用不同颜色的线条来区分多晶硅和金属。这种用颜色来区分多晶硅和金属有时会给版图设计者的绘图带来困难，这时人色来区分多晶硅和金属有时会给版图设计者的绘图带来困难，这时人们可以使用混合棍棒图。在混合棍棒图中，用矩形表示们可以使用混合棍棒图。在混合棍棒图中，用矩形表示P P型或型或N N型扩散型扩散区（即有源区），用虚线表示多晶硅，用实线表示金属，用区（即有源区），用虚线表示多晶硅，用实线表示金属，用“”表表示接触孔。当虚线与矩形交叉时表示一个示接触孔当虚线与矩形交叉时表示一个MOSMOS晶体管。为了区分晶体管。为了区分PMOSPMOS晶体管和晶体管和NMOSNMOS晶体管，需要额外设计两条粗线，一条在最上方，表示晶体管，需要额外设计两条粗线，一条在最上方，表示电源电源VddVdd，而另一条在最下方，表示地，而另一条在最下方，表示地GNDGND或负电源或负电源VssVss。距离。距离VddVdd近的近的矩形区内的矩形区内的MOSMOS晶体管都为晶体管都为PMOSPMOS管，而距离管，而距离GNDGND近的矩形区域内的近的矩形区域内的MOSMOS晶体管都为晶体管都为NMOSNMOS管管。四四.棍棒图棍棒图 CMOSCMOS反相器的电路图、混合棍棒图和版图反相器的电路图、混合棍棒图和版图 四四.棍棒图棍棒图 四四.棍棒图棍棒图 混合棍棒图能够给设计者更多器件的感觉，更加接近真实版图，混合棍棒图能够给设计者更多器件的感觉，更加接近真实版图，因此使用较多。棍棒图或混合棍棒图主要用来解决版图布局问因此使用较多。棍棒图或混合棍棒图主要用来解决版图布局问题，如果晶体管的数量比较多，使用混合棍棒图进行版图布局题，如果晶体管的数量比较多，使用混合棍棒图进行版图布局设计可以节省大量时间。需要注意的是，在混合棍棒图中不需设计可以节省大量时间。需要注意的是，在混合棍棒图中不需要考虑要考虑MOSMOS晶体管的宽长比，也不需要考虑最小间距等设计规晶体管的宽长比，也不需要考虑最小间距等设计规则，但在进行版图绘制时必须把所有的设计规则都考虑进去。则，但在进行版图绘制时必须把所有的设计规则都考虑进去。五五.MOS.MOS管匹配规则管匹配规则 1.1.匹配匹配MOSMOS晶体管应采用相同的形状晶体管应采用相同的形状 MOS MOS晶体管可以有多种形状，包括直线型、曲线形和环晶体管可以有多种形状，包括直线型、曲线形和环形。无论采用哪种形状，匹配形。无论采用哪种形状，匹配MOSMOS晶体管的形状必须相同。晶体管的形状必须相同。如果如果MOSMOS晶体管的形状不同，边缘效应以及加工误差等将使晶体管的形状不同，边缘效应以及加工误差等将使MOSMOS晶体管无法实现精确匹配。晶体管无法实现精确匹配。五五.MOS.MOS管匹配规则管匹配规则 2.2.匹配匹配MOSMOS晶体管的取向应一致晶体管的取向应一致 由于在集成电路制造工艺中许多工艺步骤沿不同方向的特由于在集成电路制造工艺中许多工艺步骤沿不同方向的特性是不一样的，所以匹配性是不一样的，所以匹配MOSMOS晶体管的取向应一致。晶体管的取向应一致。MOSMOS晶体管晶体管的取向一致包括两种情况，一是晶体管的栅极平行，二是晶体的取向一致包括两种情况，一是晶体管的栅极平行，二是晶体管的栅极在同一条直线上，如图管的栅极在同一条直线上，如图a a）、（）、（b b）所示。图）所示。图8 8（c c）所）所示为晶体管的取向不一致。示为晶体管的取向不一致。（a a）栅极平行）栅极平行 （b b）栅极在同一条直线上）栅极在同一条直线上 （c c）栅极取向不一致）栅极取向不一致五五.MOS.MOS管匹配规则管匹配规则 3.3.匹配匹配MOSMOS晶体管应尽量靠近放置晶体管应尽量靠近放置 硅片的不同区域会在材料的均匀性和氧化层厚度等方面硅片的不同区域会在材料的均匀性和氧化层厚度等方面存在差异，光刻工艺中掩模版的不同区域也可能存在细微的存在差异，光刻工艺中掩模版的不同区域也可能存在细微的质量差别，而且芯片工作时不同区域的温度梯度和应力梯度质量差别，而且芯片工作时不同区域的温度梯度和应力梯度也不相同，因此匹配也不相同，因此匹配MOSMOS晶体管应尽量靠近放置，可以将这些晶体管应尽量靠近放置，可以将这些差异造成的失配降到最低。差异造成的失配降到最低。五五.MOS.MOS管匹配规则管匹配规则 4.4.匹配晶体管应采用共质心版图结构匹配晶体管应采用共质心版图结构 为了减小横向扩散效应，现在为了减小横向扩散效应，现在MOSMOS晶体管的源区和漏区基晶体管的源区和漏区基本上都利用离子注入工艺来制备。在离子注入工艺中，为了避本上都利用离子注入工艺来制备。在离子注入工艺中，为了避免沟道效应，通常采用倾斜注入的工作方式，这样就会存在一免沟道效应，通常采用倾斜注入的工作方式，这样就会存在一种被称之为种被称之为“栅阴影栅阴影”的现象。栅阴影造成多晶硅栅极两侧有的现象。栅阴影造成多晶硅栅极两侧有源区的注入情况不同，在后续退火工艺完成后会造成源区和漏源区的注入情况不同，在后续退火工艺完成后会造成源区和漏区边缘产生轻微的不对称。区边缘产生轻微的不对称。五五.MOS.MOS管匹配规则管匹配规则 掺杂半导体材料不同区域的杂质浓度可能会存在细微差别，这掺杂半导体材料不同区域的杂质浓度可能会存在细微差别，这种现象被称之为杂质浓度梯度效应。即使取向一致的两个种现象被称之为杂质浓度梯度效应。即使取向一致的两个MOSMOS晶晶体管，由于存在杂质浓度梯度效应，这两个体管，由于存在杂质浓度梯度效应，这两个MOSMOS晶体管源漏区的晶体管源漏区的掺杂浓度也不相同，从而产生失配。掺杂浓度也不相同，从而产生失配。五五.MOS.MOS管匹配规则管匹配规则 叉指结构：共质心。叉指结构：共质心。优点：即使存在栅阴影现象，每个晶体管的源区和漏区的掺优点：即使存在栅阴影现象，每个晶体管的源区和漏区的掺杂情况也是非常接近的。同样，假设存在从左至右的杂质浓杂情况也是非常接近的。同样，假设存在从左至右的杂质浓度梯度效应，这种共质心版图可以保证两个晶体管的源区度梯度效应，这种共质心版图可以保证两个晶体管的源区（或漏区）的掺杂浓度非常接近。（或漏区）的掺杂浓度非常接近。缺点：两个缺点：两个MOSMOS管的周围环境不同。管的周围环境不同。五五.MOS.MOS管匹配规则管匹配规则 叉指结构：叉指结构：缺点：这种叉指形式虽然可以避免栅阴影效应的影响，但是无缺点：这种叉指形式虽然可以避免栅阴影效应的影响，但是无法避免法避免杂质浓度梯度的影响。杂质浓度梯度的影响。优点：两个优点：两个MOSMOS管管的周围环境一致。的周围环境一致。五五.MOS.MOS管匹配规则管匹配规则 二维共质心：二维共质心：五五.MOS.MOS管匹配规则管匹配规则 二维共质心：二维共质心：提供更高精度的匹配，但布线困难。提供更高精度的匹配，但布线困难。五五.MOS.MOS管匹配规则管匹配规则 5.5.设置虚拟晶体管来提高匹配性设置虚拟晶体管来提高匹配性 MOS MOS晶体管的匹配性与晶体管周围的环境有关，为了提高晶体管的匹配性与晶体管周围的环境有关，为了提高匹配性，应该在匹配匹配性，应该在匹配MOSMOS晶体管的外侧设置虚拟晶体管。虚拟晶体管的外侧设置虚拟晶体管。虚拟晶体管的存在不但能保证晶体管晶体管的存在不但能保证晶体管M1M1和和M2M2的周围环境的一致性，的周围环境的一致性，而且还能保证而且还能保证M1M1和和M2M2栅极刻蚀速率的一致性。栅极刻蚀速率的一致性。五五.MOS.MOS管匹配规则管匹配规则 6.6.不要将栅极与金属之间的接触孔放置在有源区内不要将栅极与金属之间的接触孔放置在有源区内 如果将栅极与金属之间的接触孔放置在有源区内，那么由如果将栅极与金属之间的接触孔放置在有源区内，那么由于接触孔内的局部硅化有时可能会引起于接触孔内的局部硅化有时可能会引起MOSMOS晶体管阈值电压的晶体管阈值电压的显著变化，因此不要将栅极与金属之间的接触孔放置在有源区显著变化，因此不要将栅极与金属之间的接触孔放置在有源区内。内。在版图设计中，应把多晶硅栅延伸至有源区外，并在有源在版图设计中，应把多晶硅栅延伸至有源区外，并在有源区外设置栅极与金属之间的接触孔，此时接触孔放置在场区厚区外设置栅极与金属之间的接触孔，此时接触孔放置在场区厚氧化层上，不会影响氧化层上，不会影响MOSMOS晶体管的阈值电压。晶体管的阈值电压。有些集成电路制造厂商提供的设计规则检查（有些集成电路制造厂商提供的设计规则检查（Design Design rule check rule check，DRCDRC）里已经包含了此类规则，当进行版图）里已经包含了此类规则，当进行版图DRCDRC验证时，软件会自动检查并报告此类错误。验证时，软件会自动检查并报告此类错误。五五.MOS.MOS管匹配规则管匹配规则 7.7.匹配匹配MOSMOS晶体管应尽量使用晶体管应尽量使用NMOSNMOS管而不是管而不是PMOSPMOS管管 NMOS NMOS晶体管的匹配度通常要高于晶体管的匹配度通常要高于PMOSPMOS晶体管，因此如果电晶体管，因此如果电路结构允许，应尽量考虑使用路结构允许，应尽量考虑使用NMOSNMOS晶体管而不是晶体管而不是PMOSPMOS晶体管。晶体管。8.MOS8.MOS晶体管应尽量放置在低应力梯度区域，并远离功率器件。晶体管应尽量放置在低应力梯度区域，并远离功率器件。应力梯度会使载流子的迁移率发生变化，从而影响应力梯度会使载流子的迁移率发生变化，从而影响MOSMOS晶晶体管的跨导，所以体管的跨导，所以MOSMOS晶体管应尽量放置在低应力梯度区。功晶体管应尽量放置在低应力梯度区。功率器件会产生热梯度，热梯度的存在会影响率器件会产生热梯度，热梯度的存在会影响MOSMOS晶体管阈值电晶体管阈值电压的匹配，所以压的匹配，所以MOSMOS晶体管应尽量远离功率器件。晶体管应尽量远离功率器件。