ImageVerifierCode 换一换
格式:DOC , 页数:11 ,大小:65.54KB ,
资源ID:2658101      下载积分:8 金币
验证码下载
登录下载
邮箱/手机:
验证码: 获取验证码
温馨提示:
支付成功后,系统会自动生成账号(用户名为邮箱或者手机号,密码是验证码),方便下次登录下载和查询订单;
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

开通VIP
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.zixin.com.cn/docdown/2658101.html】到电脑端继续下载(重复下载【60天内】不扣币)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录  
声明  |  会员权益     获赠5币     写作写作

1、填表:    下载求助     留言反馈    退款申请
2、咨信平台为文档C2C交易模式,即用户上传的文档直接被用户下载,收益归上传人(含作者)所有;本站仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。所展示的作品文档包括内容和图片全部来源于网络用户和作者上传投稿,我们不确定上传用户享有完全著作权,根据《信息网络传播权保护条例》,如果侵犯了您的版权、权益或隐私,请联系我们,核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
3、文档的总页数、文档格式和文档大小以系统显示为准(内容中显示的页数不一定正确),网站客服只以系统显示的页数、文件格式、文档大小作为仲裁依据,个别因单元格分列造成显示页码不一将协商解决,平台无法对文档的真实性、完整性、权威性、准确性、专业性及其观点立场做任何保证或承诺,下载前须认真查看,确认无误后再购买,务必慎重购买;若有违法违纪将进行移交司法处理,若涉侵权平台将进行基本处罚并下架。
4、本站所有内容均由用户上传,付费前请自行鉴别,如您付费,意味着您已接受本站规则且自行承担风险,本站不进行额外附加服务,虚拟产品一经售出概不退款(未进行购买下载可退充值款),文档一经付费(服务费)、不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
5、如你看到网页展示的文档有www.zixin.com.cn水印,是因预览和防盗链等技术需要对页面进行转换压缩成图而已,我们并不对上传的文档进行任何编辑或修改,文档下载后都不会有水印标识(原文档上传前个别存留的除外),下载后原文更清晰;试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓;PPT和DOC文档可被视为“模板”,允许上传人保留章节、目录结构的情况下删减部份的内容;PDF文档不管是原文档转换或图片扫描而得,本站不作要求视为允许,下载前自行私信或留言给上传者【w****g】。
6、本文档所展示的图片、画像、字体、音乐的版权可能需版权方额外授权,请谨慎使用;网站提供的党政主题相关内容(国旗、国徽、党徽--等)目的在于配合国家政策宣传,仅限个人学习分享使用,禁止用于任何广告和商用目的。
7、本文档遇到问题,请及时私信或留言给本站上传会员【w****g】,需本站解决可联系【 微信客服】、【 QQ客服】,若有其他问题请点击或扫码反馈【 服务填表】;文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“【 版权申诉】”(推荐),意见反馈和侵权处理邮箱:1219186828@qq.com;也可以拔打客服电话:4008-655-100;投诉/维权电话:4009-655-100。

注意事项

本文(数字竞赛抢答器优秀课程设计Verilog语言实现.doc)为本站上传会员【w****g】主动上传,咨信网仅是提供信息存储空间和展示预览,仅对用户上传内容的表现方式做保护处理,对上载内容不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知咨信网(发送邮件至1219186828@qq.com、拔打电话4008-655-100或【 微信客服】、【 QQ客服】),核实后会尽快下架及时删除,并可随时和客服了解处理情况,尊重保护知识产权我们共同努力。
温馨提示:如果因为网速或其他原因下载失败请重新下载,重复下载【60天内】不扣币。 服务填表

数字竞赛抢答器优秀课程设计Verilog语言实现.doc

1、 可编程器件和应用课程设计汇报姓 名: XXX 学 号: XXXXXXXXXX 专业班级: 信息XXX 题 目: 数字式竞赛抢答器 指导老师: 一、绪论背景:伴随电子技术发展,可编程逻辑器件(PLD)出现,使得电子系统设计者利用EDA(电子设计自动化)软件,就能够独立设计自己专用集成电路(ASIC)器件。可编程逻辑器件是一个半导体集成器件半成品。在可编程逻辑器件芯片中按一定方法(阵列形式或单元阵列形式)制作了大量门、触发器等基础逻辑器件,对这些基础器件合适地连接,就能够完成某个电路或系统功效。 数字式竞赛抢答器控制系统是工厂、学校和电视台等单位举行多种智力竞赛等娱乐活动中常常使用关键基础设备之

2、一。现在设计抢答器方法很多,比如用传统PCB板设计、用PIC设计或用单片机设计。而用Verilog能够愈加紧速、灵活地设计出符合多种要求抢答器,优于其它设计方法,使设计过程达成高度自动化。本文介绍4路数字式竞赛抢答器基于Verilog语言、以EDA技术作为开发手段、采取CPLD(复杂可编程逻辑器件)作为控制关键设计而成。和传统设计相比较,不仅简化了接口和控制,也提升了系统整体性能和工作可靠性,含有电路简单、成本低廉、操作方便、灵敏可靠等优点。意义: 数字式竞赛抢答器作为一个电子产品,早已广泛应用于多种智力和知识竞赛场所,但现在所使用抢答器存在分立元件使用较多,造成每路成本偏高,而现代电子技术发

3、展要求电子电路朝数字化、集成化方向发展,所以设计出数字化全集成电路多路抢答器是现代电子技术发展要求。二、实现方案设计要求:1、设计一个可容纳4组参赛数字式抢答器,每组设一个按钮,供抢答使用。2、抢答器含有第一信号判别和锁存功效,使除第一抢答者外按钮不起作用。3、设置一个主持人“复位”按钮。4、主持人复位后,开始抢答,第一信号判别锁存电路得到信号后,有指示灯显示抢答组别,扬声器发出23秒音响。5、设置一个计分电路,每组开始预置5分,由主持人记分,答对一次加1分,答错一次减1分。6、设置犯规电路,对超时答题(比如1分钟)组别鸣笛示警,并由组别显示电路显示出犯规组别,该轮该选手退出,由裁判员重新发令

4、,其它人再抢答。设计方案:此设计问题可分为第一信号判别、锁存模块,答题计时电路模块,计分电路模块和扫描显示模块四部分。第一信号判别锁存模块关键是正确判定出第一抢答者并将其锁存,在得到第一信号后,将输入端封锁,使其它组抢答信号无效,能够用触发器或锁存器实现。设置抢答按钮K1、K2、K3、K4,主持人复位信号judge,蜂鸣器驱动信号buzzout。judge=0时,第一信号判别、锁存电路、答题计时电路复位,在此状态下,若有抢答按钮按下,鸣笛示警并显示犯规组别;judge=1时,开始抢答,由第一信号判别锁存电路形成第一抢答信号,进行组别显示,控制蜂鸣器发出声响,并开启答题计时电路,若计时时间到,主

5、持人复位信号还没有按下,则由蜂鸣器发出犯规示警声。计分电路是一个相对独立模块,采取十进制加/减计数器、数码管数码扫描显示,设置复位信号Reset、加减分信号add_min,加减分状态键key_state,Reset=0时全部得分回到起始分(5分),且加、减分信号无效;Reset=1时,由第一信号判别、锁存电路输出信号选择进行加减分组别,当key_state=1时,按一次add_min,第一抢答组加1分;当key_state=0时,每按一次add_min,则减1分。以下为每个模块设计过程。三、程序及仿真/*顶层模块信号定义:clk:基按时钟输入信号;k1,k2,k3,k4:抢答按钮输入信号;se

6、g:数码管段输出引脚;sl:数码管位输出引脚;add_min:加减分按键;key_state:加减分模式选择按键;reset:初始5分设置键信号;judge:裁判员抢答开始键信号;o5:超时信号;o1、o2、o3、o4:抢答组别LED显示输出信号;buzz:示警输出信号;*/moduleqiangdaqi(clk,k1,k2,k3,k4,seg,sl,add_min,key_state,reset,judge,o1,o2,o3,o4,o5,buzz,vg,sel);input clk,k1,k2,k3,k4,add_min,key_state,reset,judge;output7:0 seg

7、; output3:0 sl; output reg sel; output o1,o2,o3,o4,o5,vg; output buzz; reg 3:0 vg=0010; wire o1,o2,o3,o4; wire3:0 s1,s2,s3,s4; /* 模块引用 */sel Q1(clk,k1,k2,k3,k4,judge,o1,o2,o3,o4,o5,buzz);/调用抢答信号锁存显示电路count Q2(clk,o1,o2,o3,o4,add_min,key_state,reset,s1,s2,s3,s4);/调用计分电路dled Q3(seg,sl,s1,s2,s3,s4,clk)

8、;/调用数码管显示电路endmodule/*信号锁存电路信号定义:CLK:时钟信号;K1、K2、K3、K4、K5、K6:抢答按钮信号;out1、out2、out3、out4、out5、out6:抢答LED显示信号;judge:裁判员抢答开始信号;buzzout:示警输出信号;flag:答题是否超时标志;*/module sel(clk,k1,k2,k3,k4,judge,out1,out2,out3,out4,out5,buzzout);input clk,k1,k2,k3,k4,judge; output out1,out2,out3,out4,out5,buzzout;reg out1,o

9、ut2,out3,out4,out5,block,buzzout; reg32:0 count; reg27:0 counter; reg flag;always(posedge clk )begincounter=counter+1; /裁判员发开始抢答信号,初始指示灯灭,蜂鸣器禁声if(!judge) begin out1,out2,out3,out4,out5,block=6b111110;count=0; flag=0; endelse begin if(!k1)/第一组别按键是否按下begin if(!block)begin out1=0;/点亮第一组别指示灯block=1;/封锁别

10、组抢答信号count=1;/第一组已按下按钮,可开启答题计时器end endelse if(!k2)/第二组别按键是否按下begin if(!block)begin out2=0; block=1;count=1; endendelse if(!k3)/第三组别按键是否按下begin if(!block)begin out3=0; block=1; count=1; endendelse if(!k4) /第四组别按键是否按下begin if(!block)begin out4=0; block=1; count=1; endendend /*答题计时开始,并判定是否答题超时*/if(coun

11、t!=0)begin if(count=32hc11e7a00) /假如答题时间到了1分钟,亮犯规灯begin count=0; out5=0; flag=1b1; endelse begin count=count+1; endendend /蜂鸣器发声always(counter7)if(flag=1) buzzout=!(counter11&counter22&counter27);else buzzout=1b0;endmodule/*去键盘抖动信号定义: clkin:基按时钟输入信号;clkout:周期为20ms信号输出;*/modulef_1M(clkin,clkout);Inpu

12、t clkin; output clkout;regclkout; reg18:0count;always(negedgeclkin)if(count=19d500000)begin count=19d000000; clkout=clkout; endelse count9) count1=0;else count1=count1+1; endif(!c2)/第二组别加分,最高分为10分,最低分为0分begin if(count29) count2=0;else count2=count2+1; endif(!c3)/第三组别加分,最高分为10分,最低分为0分begin if(count39

13、) count3=0;else count3=count3+1; endif(!c4)/第四组别加分,最高分为10分,最低分为0分begin if(count49) count4=0;else count4=count4+1; end end endendmodule/*数码管显示电路信号定义:clk:时钟信号;seg:数码管段输出引脚;sl:数码管位输出引脚;score1:第一组得分输入;score2:第二组得分输入;score3:第三组得分输入;score4:第四组得分输入;*/module dled (seg,sl,score1,score2,score3,score4,clk,vg);

14、output7:0 seg; output3:0 sl;output reg 3:0 vg=0010;input clk; input3:0 score1,score2,score3,score4;reg7:0 seg_reg;/定义数码管段输出寄存器reg3:0 sl_reg;/定义数码管位输出寄存器reg3:0 disp_dat;/定义显示数据寄存器reg16:0 count;/定义计数器寄存器always(posedge clk)/定义clock信号上升沿触发begin count=count+1;/计数器值加1endalways(count14:13)/定义显示数据触发事件begin

15、case(count14:13)/选择扫描显示数据2h0:disp_dat=score1;/在个位数码管上显示第一组别分数值2h1:disp_dat=score2;/在十位数码管上显示第二组别分数值2h2:disp_dat=score3;/在百位数码管上显示第三组别分数值2h3:disp_dat=score4;/在千位数码管上显示第四组别分数值endcasecase(count14:13)/选择数码管显示位2h0:sl_reg=4b1110;/选择个位数码管2h1:sl_reg =4b1101;/选择十位数码管2h2:sl_reg =4b1011;/选择百位数码管2h3:sl_reg =4b0

16、111;/选择千位数码管endcase endalways(disp_dat)/显示数据解码过程begincase(disp_dat)4h0:seg_reg=8h3f;/显示数据04h1:seg_reg=8h06;/显示数据14h2:seg_reg=8h5b;/显示数据24h3:seg_reg=8h4f;/显示数据34h4:seg_reg=8h66;/显示数据44h5:seg_reg=8h6d;/显示数据54h6:seg_reg=8h7d;/显示数据64h7:seg_reg=8h07;/显示数据74h8:seg_reg=8h7f;/显示数据84h9:seg_reg=8h6f;/显示数据94ha

17、:seg_reg=8h77;/显示数据a4hb:seg_reg=8h7c;/显示数据b4hc:seg_reg=8h39;/显示数据c4hd:seg_reg=8h51;/显示数据d4he:seg_reg=8h79;/显示数据e4hf:seg_reg=8h71;/显示数据fendcase endassign seg=seg_reg;/输出数码管解码结果assign sl=sl_reg;/输出数码管选择endmodule管脚分配图以下:四、总结1、打开Quartus II软件,对该工程文件进行编译处理,若在编译过程中发觉错误,找出并更正错误直至成功为止。2、将CCIT CPLD/FGPA JTAG下

18、载电缆两端分别接到PC机和CCIT CPLD/FGPA试验仪上,再打开工作电源,实施下载命令把程序下载到CCIT CPLD/FGPA试验仪EPM1270T144C5N器件中,经过K1K4抢答按键按下后,由裁判员根答题情况,经过控制add_min和key_state这两个键实现加减分操作,这么大家就能够看到数码管上分数和LED四盏小灯改变。五、心得体会经过此次课程设计,我学会了综合应用键盘、LED小灯、蜂鸣器、LED数码管等外围接口进行产品设计,掌握了键盘、LED小灯、蜂鸣器、LED数码管等外围接口Verilog语言编程和多种外围接口灵活利用。培养了CPLD综合开发能力、试验仿真及下载技能和互帮互助同学关系,在多种其它能力上也全部有了提升。更关键是,经过此次课设反复修改验证及完成,我们学会了很多学习方法,而这是以后最实用,真是感到受益匪浅。即使结束了,也留下了很多遗憾,因为时间紧缺和很多课业繁忙,并没有做到最好,不过,最起码我们没有放弃,并努力实现它。相信以后我们会以愈加主动地态度对待我们学习、对待我们生活。我们激情永远不会结束,相反,我们会愈加努力,努力去填补缺点,发展优点,充实自己!

移动网页_全站_页脚广告1

关于我们      便捷服务       自信AI       AI导航        获赠5币

©2010-2024 宁波自信网络信息技术有限公司  版权所有

客服电话:4008-655-100  投诉/维权电话:4009-655-100

gongan.png浙公网安备33021202000488号   

icp.png浙ICP备2021020529号-1  |  浙B2-20240490  

关注我们 :gzh.png    weibo.png    LOFTER.png 

客服