长沙理工计算机组成原理习题2.doc

一、选择题
1. 至今为止，计算机中的所有信息以二进制方式表示的理由是______。
A. 电路简单 B. 工作可靠 C. 逻辑性强 D. 以上都是
2. 汉字的编码______。
A. 在内存中占用一个字节 B. 其输入使用西文标准键盘
C. 字模编码则用于显示和打印输出 D. 输入和存储使用同一套编码
3. 下列数中最大的数是______。
A. (10010101)2 B. (227)8 C. (96)16 D. (143)10
4. 在定点运算器中，无论采用双符号位还是单符号位，必须有______，它一般用______来实现。
A. 译码电路，与非门 B. 编码电路，或非门
C. 溢出判断电路，异或门 D. 移位电路，与或非门
5. 在定点二进制运算器中，减法运算一般通过______ 来实现。
A．原码运算的二进制减法器 B．补码运算的二进制减法器
C．补码运算的十进制加法器 D．补码运算的二进制加法器
6. 以下描述中正确的是______。
A. 浮点运算器可用阶码部件和尾数部件来实现。
B. 阶码部件可实现加，减，乘，除四种运算。
C. 阶码部件只进行阶码相加，相减和比较操作。
D. 尾数部件只进行乘法和除法运算。
7. 下列关于DMA的说法正确的是______。
A.依靠程序完成数据传送 B.有处理异常事件的能力
C. 可在指令周期的任意时刻发生 D. DMA的优先级高于中断方式　　　　　　　
8. 以下四种类型的半导体存储器中，若以传输同样多的字为比较条件，则读出数据传输率最高的是______。
A. DRAM B. SRAM C. 闪速存储器 D. EPROM
9. 一张CD－ROM光盘的存储容量可达______MB,相当于______多张1.44MB的3.5英寸软盘。
A.400, 600 B. 600, 400 C. 200, 400 D. 400, 200
10. 程序控制类指令的功能是______。
A. 进行算术运算和逻辑运算 B. 进行主存于CPU之间的数据传送
C. 进行CPU和I/O设备之间的数据传送 D. 改变程序执行的顺序
二．填空题
1．冯.诺依曼计算机由A.______，B.______，C.______，输入/输出设备五大部分组成。
2.存储器的技术指标有A______、B______、C______和存储器带宽。
3.CPU中，保存当前正在执行的指令的寄存器为A______，保存当前正在执行的指令的地址的寄存器为B______，保存CPU访存地址的寄存器为C______。
4.硬布线控制器的设计方法是：先设计A______流程图，再利用B______写出综合逻辑表达式，然后用C______等逻辑电路实现。
5.指令格式是指指令用A______表示的形式，通常由B______字段和C______字段组成。
6.变形补码判断溢出的条件是 。
7．确定计算机指令系统应满足的基本要求是 、 和规整性。
8. 半导体SRAM靠A______存贮信息，半导体DRAM则是靠B______存贮信息。
三、判断题
1. CPU中通常都设置有若干寄存器，这些寄存器与主存统一编址，访问这些寄存器的指令格式与访问存储器是相同的。
2. Cache的功能全由软件和硬件共同实现。
3. 内存地址寄存器用来指示从内存中取出的数据。
4. 不设置浮点运算指令的计算机，也用于科学计算。
5. 兼容机之间的指令系统是相同的，硬件的实现方法也相同。
6. 在CPU中，译码器主要用在运算器中挑选多路输入数据中的某一路数据送到ALU。
7. 扩展操作码是一种优化技术，它使操作码的长度随地址码的减少而增加，不同地址的指令可以具有不同长度的操作码。
8. 与微程序控制器相比，组合逻辑控制器的速度较慢。
9. 外存比内存的存储容量大，存取速度慢。
10. 程序计数器PC用来指示从内存中取指令。
四、使用32位数码寄存器（一位符号位）能表示二进制定点整数的数值范围是多大？（分原码、反码、补码和移码）
五．应用题
1、某机采用微程序控制器设计，已知每一条机器指令的执行过程均可分解成4条微指令组成的微程序，该机指令系统采用6位定长操作码格式，控制寄存器至少应能容纳多少条微指令？如何确定机器指令操作码与该指令微程序的起始地址的对应关系，请给出具体方案。
2. 用16K×16位的SRAM芯片构成64K×32位的存储器。要求画出CPU与各存储器芯片的连接图。
六、简答题
1. 简述Cache层次和虚拟存储器层次的区别。
2 简述完成一次中断的处理步骤，或画出流程图。
七、应用题
设某计算机采用直接地址映像Cache，已知主存容量为4MB，Cache容量为4096B，字块长度为8个字（32位/字）。
（1）给出Cache和主存的地址格式；
（2）若CPU依次从主存单元0,1,……,99和4096，4097，…，4195交替取指令，循环执行10次，命中率为多少？（分别从主存一次读出一个字和主存一次读出一个字块两方面讨论）

参考答案
一、选择题
1. D 2.B,C 3. B 4. C 5. D 6. A,C 7. D 8. B 9. B 10. D
二、填空题
1. A.运算器 B.存储器 C.控制器
2. A．存储容量 B．存取时间 C．存储周期
3. A．指令寄存器IR B．程序计数器PC C．内存地址寄存器AR
4. A．指令周期 B．布尔代数 C．门电路和触发器
5. A. 二进制代码 B.操作码 C.地址码
6. 结果的两符号位不同
7．完备性、有效性
8. A．触发器 B．栅极电容
三、1.错 2.错 3.错 4.对 5.错 6.错 7.对 8.错 9.对 10.对
四、解：注意原码反码表示的带符号数据比补码移码表示的数据要少一个。
用原码、反码进行数据表示时，范围为-(231-1)~231-1。
用补码、移码进行数据表示时，范围为-231~231-1。
五、应用题
1. 采用6位定长操作码可表示24＝64条指令，控存至少应能容纳64×4＝256条微指令。
微指令后继地址由微指令的SCF字段产生，若由SCF字段直接给出，SCF字段至少需8位，才能将全部256条微指令统一编码，这种方法所需控存容量较大，微指令地址码长。或者可采用顺序－转移方法产生后继微地址，需增加μPC寄存器，用于指明下一条微指令的微地址，通过改变μPC的值达到转移目的。或者采用断定方法产生后继微地址，需增加测试字段，以实现转移。
2. 所需芯片总数（64K×32）÷（16K×16）= 8片 因此存储器可分为4个模块，每个模块16K×32位，各模块通过A15、A14进行2：4译码

六、
1、两者的区别体现在三方面：Cache存储器在物理上是存在的，其管理由硬件完成，解决的是CPU与主存间的速度不匹配问题；虚拟存储器在物理上是不存在的，是把外存储器当作主存来使用，其管理是由软件和硬件共同完成的，解决的是主存容量不足的问题。
2、中断处理过程包括：保护现场、寻址中断服务程序入口地址、执行中断服务程序、恢复现场、返回原程序。
七、
11 5 4 0
解：（1） Cache容量为4096B，4096B=4KB=212B，所以Cache的地址为12位；块的大小为8×4＝32字节，所以块内地址为5位，块地址为7位。Cache地址格式为

块地址 块内地址

主存容量为4MB，4MB=222B，所以主存地址为22位；块大小为32字节，所以块内地址为5位，块地址为7位，块标记为10位。主存地址格式为：
21 12 11 5 4 0

块标记 块地址 块内地址

(2) 命中率讨论如下：
若主存一次读出一个字，即主存为顺序存储器，从0到99和从4096到4195的各字是被映像到同一字上。每次从4096到4195指令取完之后，从0到99主存单元取指令时，Cache里的原有内容都要被替换，反之亦然。所以命中率为0。
若主存一次读出一个字块，即主存为八体交叉存储器，主存单元从0到7和从4096到4103是被映像到同一块上的（即第0块）。同理，8到15和4104到4111也是被映像到同一块上的，依此类推。所以命中率的情况是：每次取主存单元一块的第一个单元都不命中，但当字块调入Cache后，其他7个单元能命中，所以命中率是 （8-1）/8=87.5％。

4 / 4