基于S3C2410X处理器的嵌入式应用系统设计.ppt

第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 第第3章章 基于基于S3C2410X处理器的嵌处理器的嵌入式应用系统设计入式应用系统设计 3.1 基本电路设计基本电路设计 3.2 存储器系统设计存储器系统设计 3.3 S3C2410X的串行通信设计的串行通信设计3.4 S3C2410X的键盘及的键盘及LED驱动设计驱动设计 3.5 S3C2410X的的D/A功能应用开发功能应用开发 第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 3.1 3.1 基本电路设计基本电路设计 3.1.1 电源电路设计电源电路设计 S3C2410XS3C2410X需要需要3.3V3.3V和和1.8V1.8V两种供电电两种供电电压，是由压，是由5V5V电源电压经电源电压经 LM1085-3.3V LM1085-3.3V和和 AS1117-1.8VAS1117-1.8V分别得到分别得到 3.3V 3.3V和和1.8V1.8V的工作电压。的工作电压。开发板上的芯片多数使用了开发板上的芯片多数使用了 3.3V 3.3V电压，而电压，而 1.8V1.8V是供给是供给 S3C2410 S3C2410 内核使用的。内核使用的。5V5V电压供电压供给音频功放芯片、给音频功放芯片、LCDLCD、电机、硬盘、电机、硬盘、CANCAN总线等电路使用。具体如图总线等电路使用。具体如图3.13.1所示。所示。第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 RTC 电电路路的的电电压压是是 1.8V，实实际际是是将将电电池池电电压压或或 3.3V电电压压经经过过两两个个 BAV99（等等价价于于4 个个二二极管串联）降压后得到的。如图极管串联）降压后得到的。如图3.2所示。所示。图图3.2 RTC 电路的电压原理图电路的电压原理图第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 3.1.2 复位电路设计复位电路设计 硬硬件件复复位位电电路路实实现现对对电电源源电电压压的的监监控控和和手手动动复复位位操操作作。IMP811T 的的复复位位电电平平可可以以使使 CPU JTAG（nTRST）和和板板级级系系统统（nRESET）全全部部复复位位；RESET反反相相后后得得到到nRESET信信号。号。图图3.3 系统的复位电路系统的复位电路第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 3.1.3 3.1.3 晶振电路设计晶振电路设计S3C2410X微微处处理理器器的的主主时时钟钟可可以以由由外外部部时时钟钟源源提提供供，也也可可以以由外部振荡器提供，通过引脚由外部振荡器提供，通过引脚OM3:2来进行选择。来进行选择。OM3:2=00时，时，MPLL和和UPLL的时钟均选择外部振荡器；的时钟均选择外部振荡器；OM3:2=01时时，MPLL的的时时钟钟选选择择外外部部振振荡荡器器；UPLL选选择择外外部时钟源；部时钟源；OM3:2=10时时，MPLL的的时时钟钟选选择择外外部部时时钟钟源源；UPLL选选择择外外部振荡器；部振荡器；OM3:2=11时，时，MPLL和和UPLL的时钟均选择外部时钟源。的时钟均选择外部时钟源。第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 该该系系统统中中选选择择OM3:2均均接接地地的的方方式式，即即采采用用外外部部振振荡荡器器提提供供系系统统时时钟钟。外外部部振振荡荡器器由由12MHz晶晶振振和和2个个15pF的的微微调调电电容容组组成成。如如图图3.4所示，所示，图图3.4 晶振电路原理图晶振电路原理图第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 图图3.5所所示示的的是是S3C2410X应应用用系系统统所所需需的的RTC时时钟钟电电路路图图，电电路路由由12MHz晶晶振振和和2个个15pF的的电电容容组组成成，振振荡荡电电路路的的输输出出接接到到S3C2410X微微处处理理器器的的XTlpll脚脚，输输入入由由XTOpll提提供供。12MHz的的晶晶振振频频率率经经S3C2410X内部内部PLL电路的倍频后可达电路的倍频后可达203MHz。图图3.5 系统时钟的选择系统时钟的选择第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 3.2 3.2 存储器系统设计存储器系统设计 在在嵌嵌入入式式应应用用系系统统中中，通通常常使使用用3 3种种存存储储器器接接口口电电路路，Nor Nor FlashFlash接接口口、Nand Nand FlashFlash接接口口和和SDRAMSDRAM接接口口电电路路。引引导导程程序序既既可可存存储储在在Nor Nor FlashFlash中中，也也可可存存储储在在Nand Nand FlashFlash中中。而而SDRAMSDRAM中中存存储储的的是是执执行行中中的的程程序序和和产产生生的的数数据据。存存储储在在 Nor Nor FlashFlash中中 的的 程程 序序 可可 直直 接接 执执 行行，与与 在在SDRAMSDRAM执执行行相相比比速速度度较较慢慢。存存储储在在Nand Nand FlashFlash中的程序，需要拷贝到中的程序，需要拷贝到RAMRAM中去执行。中去执行。第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 3.2.1 8位存储器接口设计位存储器接口设计 由由于于ARMARM微微处处理理器器的的体体系系结结构构支支持持8 8位位/16/16位位/32/32位位的的存存储储器器系系统统，相相应应地地可可以以构构建建8 8位位的的存存储储器器系系统统、1616位位的的存存储储器器系系统统或或3232位位的的存存储储器器系系统统，在在采采用用8 8位位存存储储器器构构成成8 8位位/16/16位位/32/32位位的的存存储储器器系系统统时时，除除数数据据总总线线的的连连接接不不同同之之处处，其其它它的的信信号号线的连接方法基本相同。线的连接方法基本相同。第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 1 1构建构建8 8位的存储器系统位的存储器系统采采用用8 8位位存存储储器器构构成成8 8位位的的存存储储器器系系统统如如图图3.6 3.6 所所示示。此此时时，在在初初始始化化程程序序中中还还必必须须通通过过BWSCONBWSCON寄寄存存器中的器中的DWnDWn 设置为设置为0000，选择，选择8 8位的总线方式。位的总线方式。存储器的存储器的nOEnOE端接端接S3C2410XS3C2410X的的nOEnOE引脚；引脚；存储器的存储器的nWEnWE端接端接S3C2410XS3C2410X的的nWEnWE引脚；引脚；存储器的存储器的nCEnCE端接端接S3C2410XS3C2410X的的nGCSnnGCSn引脚；引脚；存存储储器器的的地地址址总总线线A15A15A0A0与与S3C2410XS3C2410X的的地地址总线址总线ADDR15ADDR15ADDR0ADDR0相连；相连；存存 储储 器器 的的 8 8位位 数数 据据 总总 线线 DQ7DQ7 DQ0DQ0与与S3C2410XS3C2410X的数据总线的数据总线DATA7DATA7DATA0DATA0相连。相连。第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 2 2构建构建1616位的存储器系统位的存储器系统采采用用两两片片8 8位位存存储储器器芯芯片片以以并并联联方方式式可可构构成成1616位位的的存存储储器器系系统统，如如图图3.7 3.7 所所示示，此此时时，在在初初始始化化程程序序中中将将BWSCONBWSCON寄寄存存器器中中的的DWn DWn 设置为设置为0101，选择，选择1616位的总线方式。位的总线方式。存储器的存储器的nOEnOE端接端接S3C2410XS3C2410X的的nOEnOE引脚；引脚；低低8 8位位的的存存储储器器的的nWEnWE端端接接S3C2410XS3C2410X的的nWBE0nWBE0引引脚脚，高高8 8位位的存储器的的存储器的nWEnWE端接端接S3C2410XS3C2410X的的nWBE1nWBE1引脚；引脚；存储器的存储器的nCEnCE端接端接S3C2410XS3C2410X的的nGCSnnGCSn引脚；引脚；存存储储器器的的地地址址总总线线A15A15A0A0与与S3C2410XS3C2410X的的地地址址总总线线ADDR16ADDR16ADDR1ADDR1相连；相连；低低8 8位位的的存存储储器器的的8 8位位数数据据总总线线DQ7DQ7DQ0DQ0与与S3C2410XS3C2410X的的数数据据总总线线DATA7DATA7DATA0DATA0相相连连，高高8 8位位的的存存储储器器的的8 8位位数数据据总总线线DQ7DQ7DQ0DQ0与与S3C2410XS3C2410X的数据总线的数据总线DATA15DATA15DATA8DATA8相连。相连。第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 3 3构建构建3232位的存储器系统位的存储器系统采采用用四四片片8 8位位存存储储器器芯芯片片以以并并联联方方式式可可构构成成3232位位的的存存储储器器系系统统，如如图图3.8 3.8 所所示示，此此时时，在在初初始始化化程程序序中中将将BWSCONBWSCON寄寄存存器器中中的的DWn DWn 设设置置为为1010，选选择择3232位位的的总总线方式。线方式。存储器的存储器的nOEnOE端接端接S3C2410XS3C2410X的的nOEnOE引脚；引脚；低低8 8位位的的存存储储器器的的nWEnWE端端接接S3C2410XS3C2410X的的nWBE0nWBE0引引脚脚，次次低低8 8位位的的存存储储器器的的nWEnWE端端接接S3C2410XS3C2410X的的nWBE1nWBE1引引脚脚，次次高高8 8位位的的存存储储器器的的nWEnWE端端接接S3C2410XS3C2410X的的nWBE2nWBE2引引脚脚，高高8 8位位的的存存储储器器的的nWEnWE端端接接S3C2410XS3C2410X的的nWBE3nWBE3引脚；引脚；存储器的存储器的nCEnCE端接端接S3C2410XS3C2410X的的nGCSnnGCSn引脚；引脚；存存储储器器的的地地址址总总线线A15A15A0A0与与S3C2410XS3C2410X的的地地址址总线总线ADDR17ADDR17ADDR2ADDR2相连。相连。第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 图图3.8 32位存储器系统位存储器系统 第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 3.2.2 SDRAM3.2.2 SDRAM接口电路设计接口电路设计 在在ARMARM嵌嵌入入式式应应用用系系统统中中，SDRAMSDRAM主主要要用用于于程程序序的的运运行行空空间间、数数据据及及堆堆栈栈区区。当当系系统统启启动动时时，CPUCPU首首先先从从复复位位地地址址0 x00 x0处处读读取取启启动动程程序序代代码码，完完成成系系统统的的初初始始化化后后，为为提提高高系系统统的的运运行行的的速速度度，程程序序代代码码通通常常装装入入到到SDRAMSDRAM中中运运行行。在在S3C2410XS3C2410X片片内内具具有有独独立立的的SDRAMSDRAM刷刷新新控控制制逻逻辑辑电电路路，可可方方便便地地与与SDRAMSDRAM接接口口。目目前前常常用用的的SDRAMSDRAM芯芯片片有有8 8位位和和1616位位的的数数据据宽宽度度、工工作作电电压压一一般般为为3.3 3.3 V V。主主要要生生产产厂厂商商有有HYUNDAIHYUNDAI、WinbondWinbond等等，下下面面以以K4S561632C-TC75K4S561632C-TC75为为例例说说明明其其与与S3C2410XS3C2410X的的接接口口方方法，构成法，构成16M x 3216M x 32位的存储系统。位的存储系统。第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 K4S561632C-TC75K4S561632C-TC75存储器是存储器是4 4组组 4M 16 4M 16 位的动态存储位的动态存储器，工作电压为器，工作电压为3.3 V3.3 V，其封装形式为，其封装形式为5454脚脚TSOPTSOP，兼容，兼容LVTTLLVTTL接接口，数据宽度为口，数据宽度为1616位，支持自动刷新（位，支持自动刷新（Auto-RefreshAuto-Refresh）和自刷新）和自刷新(Self-Refresh)(Self-Refresh)。其引脚如图。其引脚如图3.93.9所示，引脚功能如表所示，引脚功能如表3.13.1所示。所示。图图3.9 K4S561632C-TC75引脚图引脚图 第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 引脚引脚名名 称称说说 明明CLK时钟时钟时钟输入时钟输入CKE时钟使能时钟使能片内时钟信号使能片内时钟信号使能CS*片选片选为低电平时芯片才能工作为低电平时芯片才能工作BA0、BA1组地址选择组地址选择用于片内用于片内4个组选择个组选择A12A0地址总线地址总线为行、列的地址线为行、列的地址线RAS*行地址锁存行地址锁存低电平时锁存行地址低电平时锁存行地址CAS*列地址锁存列地址锁存低电平时锁存列地址低电平时锁存列地址WE*写使能写使能使能写信号和允许列改写，使能写信号和允许列改写，WE*和和CAS*有效时锁存数据有效时锁存数据LDQM、UDQM数据数据I/O屏蔽屏蔽在读模式下控制输出缓冲，写模式下屏蔽输入数据在读模式下控制输出缓冲，写模式下屏蔽输入数据DQ15DQ0DQ0数据总线数据总线数据输入数据输入/输出引脚输出引脚VDD/VSS电源电源/地地内部电源及输入缓冲电源内部电源及输入缓冲电源/地地VDDQ/VSSQ电源电源/地地输出缓冲电源输出缓冲电源/地地NC空空空引脚空引脚表表3.1 K4S561632C-TC75引脚功能表引脚功能表 第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 采用两片采用两片K4S561632C-TC75K4S561632C-TC75存储器芯片可组成存储器芯片可组成16M 3216M 32位位SDRANSDRAN存储器系统，其片选信号存储器系统，其片选信号CS*CS*接接S3C2410XS3C2410X的的nGCS6 nGCS6 引脚，引脚，具体连线如图具体连线如图3.103.10所示。所示。图3.10 K4S561632C-TC75组成的32位SDRAM存储器系统 第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 3.2.3 Flash接口电路设计接口电路设计 FlashFlash闪闪存存是是非非易易失失存存储储器器，可可以以对对称称为为块块的的存存储储器器单单元元块块进进行行擦擦写写和和再再编编程程。目目前前所所做做用用的的FlashFlash芯芯片片主主要要有有NorFlashNorFlash和和Nand Nand FlashFlash两两种种。但但这这两两种种FlashFlash芯芯片片在在某某些些方方面面存存在在一一定定的的差差异异，如如：NandNand器器件件执执行行擦擦除除操操作作简简单单，而而NorNor则则要要求求在在进进行行写写入入前前先先将将目目标标块块内内所所有有的的位位都都写写为为0 0；NorNor的的读读速速度度比比NandNand稍稍快快一一些些；NandNand的的写写入入速速度度比比NorNor快快很很多多，NandNand需需4ms4ms擦擦除除，而而NorNor需需要要5s5s快快。Nand Nand FlashFlash的的单单元元尺尺寸寸几几乎乎是是NorNor器器件件的的一一半半，由由于于生生产产过过程程更更为为简简单单，其其价价格格低低。在在NandNand闪闪存存中中每每个个块块的的最最大大擦擦写写次次数数是是一一百百万万次次，而而NorNor的的擦擦写次数是十万次。写次数是十万次。第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 NorNor具具有有XIPXIP（eXecute eXecute In In PlacePlace，芯芯片片内内执执行行）特特性性，应应用用程程序序可可以以直直接接在在FlashFlash闪闪存存内内运运行行，不不必必再再把把代代码码读读到到系系统统RAMRAM中中。NorNor的的传传输输效效率率很很高高，在在14MB14MB的的小小容容量量时时具具有有很很高高的的成成本本效效益益，但但是是很很低低的的写写入入和和擦擦除除速速度度大大大大影影响响了了它它的的性性能能。NandNand结结构构能能提提供供极极高高的的单单元元密密度度，可可以以达达到到高高存存储储密密度度，并并且且写写入入和和擦擦除除的的速速度度也也很很快快。在在接接口口方方面面，Nor Nor FlashFlash和和Nand Nand FlashFlash也也存存在在着着差差别别。Nor Nor FlashFlash带带有有SRAMSRAM接接口口，NandNand器器件件使使用用复复杂杂的的I/OI/O口口来来串串行存取数据。行存取数据。第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 1 1Nor FlashNor Flash与与S3C2410XS3C2410X微处理器接口设计微处理器接口设计SST39LF/VF160SST39LF/VF160是是1M X 161M X 16位的位的CMOSCMOS芯片，芯片，SST39LF160SST39LF160工作电压为工作电压为3.03.03.6V3.6V，SST39VF160SST39VF160工作工作电压为电压为2.72.73.6V3.6V，采用，采用4848脚脚TSOPTSOP封装或封装或TFBGATFBGA封装，封装，1616位数据宽度，以字模式（位数据宽度，以字模式（1616位数据宽度）的方式工位数据宽度）的方式工作。作。SST39VF160SST39VF160的在系统编程和编程操作仅需的在系统编程和编程操作仅需3.3V3.3V电压，通过命令可以对芯片进行编程（烧写）、擦除电压，通过命令可以对芯片进行编程（烧写）、擦除（整片擦除和按扇区擦除）以及其他操作。（整片擦除和按扇区擦除）以及其他操作。SST39LF/VF160SST39LF/VF160的引脚图如图的引脚图如图3.113.11所示，引脚功能如所示，引脚功能如表表3.23.2所示。所示。第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 图图3.11 SST39LF/VF160的引脚图的引脚图 第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 表3.2SST39LF160/SST39VF160引脚功能表引脚引脚名名 称称说说 明明CE*片选片选为低电平时芯片才能工作为低电平时芯片才能工作OE*输出使能输出使能用于片内用于片内4个组选择个组选择A19A0地址总线地址总线地址线地址线WE*写使能写使能使能写信号和允许列改写使能写信号和允许列改写DQ15DQ0DQ0数据总线数据总线数据输入数据输入/输出引脚输出引脚VDD电源电源3.3V电源电源VSS地地地地NC空空空引脚空引脚 表表3.2 SST39LF160/SST39VF160引脚功能表引脚功能表第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 嵌嵌入入式式应应用用系系统统中中，常常见见的的Nor Nor FlashFlash存存储储器器芯芯片片单单片容量有片容量有1MB1MB、2MB2MB、4MB4MB、8MB8MB、16MB16MB等。等。下下面面以以SST39VF160SST39VF160为为例例，简简述述其其与与S3C2410XS3C2410X微微处处理器的连线，构成理器的连线，构成1M X 161M X 16位的存储器系统。位的存储器系统。SST39VF160SST39VF160的的OE*OE*与与S3C2410XS3C2410X的的nOEnOE相连；相连；WE*WE*与与S3C2410XS3C2410X的的nWEnWE相连；地址总线相连；地址总线A19A19A0A0与与S3C2410XS3C2410X的地址总线的地址总线ADDR20ADDR20ADDR1ADDR1相连（注：相连（注：因为是因为是1616位的存储器系统，半字对齐，所以位的存储器系统，半字对齐，所以S3C2410XS3C2410X的的A0A0不用连线）；不用连线）；1616位的数据总线位的数据总线DQ15DQ15DQ0DQ0与与S3C2410XS3C2410X的低的低1616位数据总线位数据总线XDATA15XDATA15XDATA0XDATA0相相连，如图连，如图3.123.12所示。所示。第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 图图3.12 SST39LF/VF160的存储系统电路图的存储系统电路图 第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 2 2Nand FlashNand Flash与与S3C2410XS3C2410X微处理器接口电路设计微处理器接口电路设计 Nand Nand FlashFlash相相对对于于Nor Nor FlashFlash接接口口复复杂杂得得多多，但但对对于于S3C2410XS3C2410X微微处处器器提提供供了了Nand Nand FlashFlash的的接接口，使其在嵌入式应用系统中的接口大大简便。口，使其在嵌入式应用系统中的接口大大简便。例例：K9F1208UDM-YCB0/K9F1208UDM-YIB0 K9F1208UDM-YCB0/K9F1208UDM-YIB0 存储器与存储器与S3C2410XS3C2410X微处理器接口。微处理器接口。K9F1208UDM-YCB0/K9F1208UDM-YIB0 K9F1208UDM-YCB0/K9F1208UDM-YIB0 存储存储器是器是64M864M8位的位的NAND FlashNAND Flash存储器，数据总线存储器，数据总线宽度为宽度为8 8位，工作电压为位，工作电压为2.7V-3.6V2.7V-3.6V，采作，采作4848脚脚TSOPTSOP封装，系统的编程和擦除电压仅需封装，系统的编程和擦除电压仅需3.3V3.3V，其引脚如图其引脚如图3.133.13所示，引脚功能如表所示，引脚功能如表3.33.3所所 第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 表表3.3 U-K9F1208UDM引脚功能表引脚功能表 图图3.13 U-K9F1208UDM引脚图引脚图 第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 K9F1208UDMK9F1208UDM与与S3C2410XS3C2410X微处理器接微处理器接口如图口如图3.143.14所示。所示。K9F1208UDM K9F1208UDM的的ALEALE和和CLECLE引脚分别与引脚分别与S3C2410XS3C2410X的的ALEALE和和CLECLE引脚相连；引脚相连；K9F1208UDM K9F1208UDM的的WE*WE*、RE*RE*、CE*CE*和和R/BR/B引脚分别与引脚分别与S3C2410XS3C2410X的的NfweNfwe、NfreNfre、CLECLE和和R/nBR/nB引脚相连；引脚相连；K9F1208UDM K9F1208UDM的数据输入输出线的数据输入输出线IO7IO7IO0IO0分别与分别与S3C2410XS3C2410X的的DATA7DATA7DATA0DATA0引引脚相连。脚相连。其操作模式如表其操作模式如表3.43.4所示。所示。第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 图图3.14 Nand Flash存储系统电路存储系统电路 第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 3.3 S3C2410X3.3 S3C2410X的串行通信设计的串行通信设计 3.3.1 串行口原理及接口技术串行口原理及接口技术 1 1异步串行异步串行I IOO 异异步步串串行行方方式式是是将将传传输输数数据据的的每每个个字字符符一一位位接接一一位位(例例如如先先低低位位、后后高高位位)地地传传送送。数数据据的的各各不不同同位位可可以以分分时时使使用用同同一一传传输输通通道道，因因此此串串行行I IO O 可可以以减减少少信信号号连连线，最少用一对线即可进行。线，最少用一对线即可进行。图图3.15 串行通信字符格式串行通信字符格式 第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 S3C2410X串行接口串行接口 S3C2410XS3C2410X提提供供了了3 3个个通通道道的的UARTUART，要要使使其其与与PCPC机机通通信信，必必须须将将其其信信号号电电平平转转换换为为RSRS232C 232C 的电平。的电平。RS232CRS232C规定了双极性的信号逻辑电平：规定了双极性的信号逻辑电平：-3V-3V 到到-25V-25V 之间的电平表示逻辑之间的电平表示逻辑“1”“1”。+3V+3V 到到+25V+25V 之间的电平表示逻辑之间的电平表示逻辑“0”“0”。因因此此这这是是一一套套负负逻逻辑辑定定义义，以以上上标标准准称称为为EIA EIA 电平。电平。第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 图图3.16 S3C2410X与与PC机的异步通信接口图机的异步通信接口图 第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 3.3.2 S3C2410X的的UART模块模块 S3C2410XS3C2410X与与UART UART 有有关关的的寄寄存存器器主主要要有有以以下几个：下几个：（1 1）UARTUART线线控控制制寄寄存存器器包包括括ULCON0ULCON0，ULCON1ULCON1和和ULCON2ULCON2，主主要要用用来来选选择择每每帧帧数数据据位位数数、停停止止位位数数，奇奇偶偶校校验验模模式式及及是是否否使使用用红红外模式，如表外模式，如表3.53.5和表和表3.63.6所示。所示。第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 表表3.5 UART寄存器设置寄存器设置 表表3.6 UART寄存器位描述寄存器位描述 寄存器寄存器地地 址址读读/写写描描 述述复位后值复位后值ULCON00 x50000000R/WUART通道通道0线控制寄存器线控制寄存器0 x00ULCON10 x50004000R/WUART通道通道1线控制寄存器线控制寄存器0 x00ULCON20 x50008000R/WUART通道通道2线控制寄存器线控制寄存器0 x00ULCONn位位描描 述述复位后值复位后值保留保留70红外模式红外模式6确定是否用红外模式：确定是否用红外模式：0=正常模式、正常模式、1=红外收红外收/发模式发模式0奇偶校验奇偶校验 5：3收收/发过程中的奇偶校验：发过程中的奇偶校验：0XX=XX=无校验、无校验、100=100=奇校验、奇校验、101=101=偶校验偶校验110=110=强制奇偶校验为强制奇偶校验为1 1、110=110=强制奇偶校验为强制奇偶校验为0 0000停止位停止位2收收/发每帧数据的停止位：发每帧数据的停止位：0=1位停止位、位停止位1=2位停止位位停止位0字长度字长度 1:0收收/发数据长度：发数据长度：00=5位、位、01=6位、位、10=7位、位、11=8位位00第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 （2 2）UARTUART控制寄存器包括控制寄存器包括UCON0,UCON1 and UCON0,UCON1 and UCON2UCON2，主要用来选择时钟，接收和发送中断类型，主要用来选择时钟，接收和发送中断类型（即电平还是脉冲触发类型），接收超时使能，接收（即电平还是脉冲触发类型），接收超时使能，接收错误状态中断使能，回环模式，发送接收模式等。如错误状态中断使能，回环模式，发送接收模式等。如表表3.73.7和表和表3.83.8所示。所示。图图3.7 UART控制寄存器设置控制寄存器设置 第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 图图3.8 UART控制寄存器器位设置控制寄存器器位设置 第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计(3)UART(3)UART错误状态寄存器包括错误状态寄存器包括 UERSTAT0,UERSTAT1 and UERSTAT0,UERSTAT1 and UERSTAT2UERSTAT2，此状态寄存器的，此状态寄存器的相关位表明是否有帧错误或溢相关位表明是否有帧错误或溢出错误发生。如表出错误发生。如表3.93.9和表和表3.103.10所示。所示。第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 表表3.9 UART3.9 UART错误状态寄存器错误状态寄存器寄存器寄存器地地 址址读读/写写描描 述述复位后值复位后值UERSTAT00 x50000014R通道通道0接收错误状态寄存器接收错误状态寄存器0 x00UERSTAT10 x50004014R通道通道1接收错误状态寄存器接收错误状态寄存器0 x00UERSTAT20 x50008014R通道通道2接收错误状态寄存器接收错误状态寄存器0 x00表表3.10 UART错误状态寄存器位描述错误状态寄存器位描述UERSTAT n位位描描 述述复位后值复位后值保留保留3在接收时，在接收时，0=无帧错误、无帧错误、1=有帧错误有帧错误0帧错误帧错误2在接收数据时若发生帧错误，该位自在接收数据时若发生帧错误，该位自动置动置1、否则该位为、否则该位为00保留保留1在接收时，在接收时，0=无帧错误、无帧错误、1=有帧错误有帧错误0溢出错误溢出错误0在接收数据时若发生溢出错误，该位在接收数据时若发生溢出错误，该位自动置自动置1、否则该位为、否则该位为00第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计（4 4）在）在UART UART 模块中有三个接收模块中有三个接收/发送状态寄存器，包括：发送状态寄存器，包括：UTRSTAT0 UTRSTAT0 UTRSTAT1 UTRSTAT1 UTRSTAT2 UTRSTAT2 如表如表3.113.11和表和表3.12 3.12 所示。所示。第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 表表3.11 UART接收接收/发送寄存器设置发送寄存器设置寄存器寄存器地地 址址读读/写写描描 述述复位后值复位后值UTRSTAT00 x50000010R通道通道0收收/发状态寄存器发状态寄存器0 x00UTRSTAT10 x50004010R通道通道1收收/发状态寄存器发状态寄存器0 x00UTRSTAT20 x50008010R通道通道2收收/发状态寄存器发状态寄存器0 x00表表3.12 UART接收接收/发送寄存器位描述发送寄存器位描述UTRSTATn位位描描 述述复位后值复位后值发送器空发送器空2当发送缓冲器无有效数据发送时，当发送缓冲器无有效数据发送时，该位自动置该位自动置1、否则该位为、否则该位为00发送缓冲寄存器发送缓冲寄存器空空1当发送缓冲寄存器空时，该位自当发送缓冲寄存器空时，该位自动置动置1、否则该位为、否则该位为00接收缓冲寄存器接收缓冲寄存器数据准备就绪数据准备就绪0当接收缓冲寄存器数据准备就绪当接收缓冲寄存器数据准备就绪时，该位自动置时，该位自动置1、否则该位为、否则该位为00第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计（2 2）在）在UART UART 模块中有模块中有3 3 个个UART UART 发送缓冲寄存器，包括：发送缓冲寄存器，包括：UTXH0UTXH0，UTXH1 UTXH1 和和UTXH2UTXH2，UTXHn UTXHn 有有8 8位发送数据。位发送数据。如表如表3.133.13所示。所示。第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计 表表3.13 UART发送缓冲寄存器发送缓冲寄存器寄存器寄存器地地 址址读读/写写描描 述述复位后值复位后值UTXH00 x50000020（L）0 x50000023（B）写写（字节）（字节）UART0传输缓冲寄存器传输缓冲寄存器UTXH10 x50004020（L）0 x50004023（B）写写（字节）（字节）UART1传输缓冲寄存器传输缓冲寄存器UTXH20 x50008020（L）0 x50008023（B）写写（字节）（字节）UART2传输缓冲寄存器传输缓冲寄存器表表3.14 UART发送缓冲寄存器功能发送缓冲寄存器功能UTXHn位位描描 述述复位后值复位后值UTDATAn 7：0从从UARTn发送数据发送数据第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计（3）在）在UART 模块中有模块中有3 个个UART 接收缓冲寄存器，包括接收缓冲寄存器，包括URXH0，URXH1 和和URXH2，URXHn 有有8位接收数据。如表位接收数据。如表3.15所示。所示。表表3.15 UART接收缓冲寄存器接收缓冲寄存器寄存器寄存器地地 址址读读/写写描描 述述复位值复位值URXH00 x50000024（L）0 x50000027（B）读读（字节）（字节）UART0接收缓冲寄存器接收缓冲寄存器URXH10 x50004024（L）0 x50004027（B）读读（字节字节）UART1传输缓冲寄存器传输缓冲寄存器URXH20 x50008024（L）0 x50008027（B）读读（字节）（字节）UART2传输缓冲寄存器传输缓冲寄存器表表3.16 UART接收缓冲寄存器功能接收缓冲寄存器功能URXHn位位描描 述述复位后值复位后值RXDATAn 7：0从从UARTn接收数据接收数据第第3章章 基于基于S3C2410X处理器的嵌入式应用系统设计处理器的嵌入式应用系统设计（4）UART 波特率因子寄存器波特率因子寄存器表表3.17 UART波特率因子寄存器波特率因子寄存器寄存器寄存器地地 址址读读/写写描描 述述复位值复位值UBRDIV00 x5000002