计算机组成原理模拟试题ABC卷.doc

计算机组成原理课程模拟试题A卷一、 单项选择题1. 计算机操作的最小单位时间是_A_。 A时钟周期； B指令周期； CCPU 周期； D中断周期。2. 一个16K32 位的存储器，其地址线和数据线的总和是_B_ 。A48； B46； C36； D323. 在单总线结构的CPU 中，连接在总线上的多个部件_B_。 A某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收数据； B某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据； C可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据； D可以有多个同时向总线发送数据，但可以有一个同时从总线接收数据。 4. 存储字长是指_B_ 。 A存放在一个存储单元中的二进制代码组合个数； B存放在一个存储单元中的二进制代码位数； C存储单元的个数； D机器指令的位数。 5. 下列器件中存取速度最快的是 C 。 ACache； B主存； C寄存器； D辅存。6. 主存和CPU 之间增加高速缓冲存储器的目的是_A_ 。 A解决CPU 和主存之间的速度匹配问题； B扩大主存容量； C既扩大主存容量，又提高了存取速度； D扩大辅存容量。 7. 下述说法中_C_是正确的。 A半导体RAM 信息可读可写，且断电后仍能保存信息； B半导体RAM 属于易失性存储器，但静态RAM 中的存储信息是不易失的； C半导体RAM属于易失性存储器，其中静态RAM 只有在不掉电时，所存储的信息是不易失的；D. 半导体ROM虽然是只读存储器，但断电后信息仍会丢失。 8. DMA 方式的接口电路中有程序中断部件，其作用是_C_。 A实现数据传送； B向CPU 提出总线使用权； C数据传输结束时向CPU发送中断请求； D实现周期挪用。 9. 在中断周期中，将允许中断触发器置“0”的操作由_A_完成。 A硬件； B关中断指令； C开中断指令； D软件10. 计算机中表示地址时，采用_D_。 A原码； B补码； C反码； D无符号数。 11. 运算器由许多部件组成，其核心部分是_B_ 。 A数据总线； B算术逻辑运算单元； C累加寄存器； D多路开关。 12. 当定点运算发生溢出时，应该执行以下操作_C_。 A向左规格化； B向右规格化； C发出出错信息； D舍入处理。13. 某计算机字长是16 位，存储容量是1MB，按字编址，它的寻址范围是_A_。 A512K； B1M； C512KB； D1MB。14. 直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是_C_ 。 A直接、立即、间接； B直接、间接、立即； C立即、直接、间接； D立即、间接、直接。 15. 以下叙述中错误的是_B_ 。 A指令周期的第一个操作是取指令； B为了进行取指令操作，控制器需要预先得到相应的指令； C取指令操作是控制器自动进行的； D指令第一字节含操作码。 16. 在二地址指令中 C 是正确的。 A指令的地址码字段存放的一定是操作数； B指令的地址码字段存放的一定是操作数地址； C运算结果通常存放在其中一个地址码所提供的地址中； D指令的地址码字段存放的一定是操作码。17. DMA 访问主存时，让CPU 处于等待状态，等DMA 的一批数据访问结束后， CPU 再恢复工作，这种情况称作_A_。 A停止CPU 访问主存； B周期挪用； CDMA 与CPU 交替访问； DDMA。18. 在CPU 的寄存器中，_B_对用户是完全透明的。 A程序计数器； B指令寄存器； C状态寄存器； D通用寄存器。 19. 以下叙述_C_是正确的。 A外部设备一旦发出中断请求，便立即得到CPU 的响应； B外部设备一旦发出中断请求，CPU 应立即响应； C中断方式一般用于处理随机出现的服务请求； D程序查询用于键盘中断。 20. 微程序放在_B_ 中。A存储器控制器； B控制存储器； C主存储器； DCache。 二、计算题1、设机器数字长为8位（含1位符号位在内），写出真值-13/64对应的原码、反码和补码形式； 解：首先写出真值-13/64的二进制代码形式：即-13/64= -0.00110101）该真值对应的原码：1.00110102）由原码求出对应的反码：1.11001013）由原码求出对应的补码：1.1100110。2、已知X = -0.10101，Y = +0.11011，1）求X+Y补和X-Y补， 采用双符号位方案判别运算结果是否溢出。解：采用双符号位方案，X 补=11.01011，Y 补=00.11011，-Y 补=11.00101则：X+Y补=X 补+Y 补=11.01011+00.11011=00.00110，运算结果的两个符号位相同，无溢出。X-Y补=X 补+-Y 补=11.01011+11.00101=10.10000，运算结果的两个符号位不相同，溢出。2）计算XY原=？写出详细计算步骤。设寄存器A=00.00000（初始部分积）B=|X|=00.10101（存放被乘数）, C=|Y|=.11011（存放乘数）步数 条件 操作 A C Cn 判断位 00.00000 .11011第1步 Cn =1 +B +00.1010100.10101 00.01010 1.1101第2步 Cn =1 +B +00.10101 00.11111 00.01111 11.110第3步 Cn =0 +0 +00.00000 00.01111 00.00111 111.11第4步 Cn =1 +B +00.10101 00.11100 00.01110 0111.1第5步 Cn =1 +B +00.10101 01.00011 00.10001 10111加符号位SX SY=1，得原码乘法的乘积为XY原=1.10001101113、已知X=20110.101100，Y=2010（0.100100）用浮点规格化补码加法求X+Y补 （阶码、尾数均用补码表示），要求写出计算步骤。解：X补=1,101，00.101100Y补=1,110，11.011100 浮点补码格式1）判零，对阶，X尾右移 阶码加1，X补=1,110，00.010110。対阶后尾数求和，X+Y补=1,110， 11.110010。2）尾数规格化 X+Y尾 左移 2位， 阶码减2，得最后结果：X+Y补=1,100，11.001000，即X+Y=2100( - 0.111000)三、简答题1、中断响应的条件是什么？中断响应主要完成哪些操作？ 参考答案：CPU响应中断的条件如下：1）有中断请求；2）CPU允许中断，即中断允许状态IF=1（或EINT=1）；3）一条指令执行结束。中断响应主要完成的操作包括：1）保护程序的断点；2）关中断；3）转中断服务程序入口。上述操作，在中断周期中，由硬件（中断隐指令）完成。2、简要说明动态RAM的各种刷新方式及其特点。参考答案：动态RAM的刷新方式有集中式刷新、分散式刷新、异步式刷新和透明式刷新等四种方式。集中式刷新的特点：在最大刷新间隔时间内，集中安排一段时间进行刷新。其缺点是进行刷新时必须停止读、写操作。这对主机而言是个“死区”分散式刷新的特点：刷新工作安排在系统的存取周期内进行，对主机而言不再有“死区”。但该方式加长了系统的存取周期，存在无谓刷新，降低了整机运行效率。因此，分散方式刷新不适用于高速存储器。异步式刷新的特点：结合了上述两种方式的优点，充分利用了最大刷新间隔。相对于分散式刷新而言，它减少了刷新次数；相对于集中方式来说，主机的“死区”又缩短很多。因此，这种方式使用得比较多。透明式刷新的特点：该方式不占用CPU时间，对CPU而言是透明的操作；但控制线路复杂。3、比较组合逻辑控制方式和微程序控制方式的优缺点。参考答案：1）组合逻辑控制器的优点是运行速度快，缺点是设计与实现复杂，调试或修改困难，但随着EDA工具的成熟，该缺点已得到很大缓解。2）微程序的控制器的优点是结构规整，设计效率高，易于修改，适用于实现系列计算机产品的控制器，缺点是运行速度慢。四、分析设计题1、采用4K8 的RAM芯片，构成8K16的存储器。1）画出存储器的逻辑框图，图中标明信号线的种类、方向、条数。2）用十六进制写出该存储器占用的地址空间。2、设CPU中各部件及其相互连接关系如下图所示。图中W是写控制标志，R是读控制标志，PC具有自动加1功能。此外，还有B、C、E、F、H、L等6个寄存器，它们各自的输入端和输出端都与内部总线Bus相连，并分别受控制信号控制。对于指令ADD B，C（指令功能：（B）+（C）B，二者均为寄存器直接寻址方式），要求写出完成该指令所需要的全部微操作及节拍安排（要求：从取指令开始）计算机组成原理课程模拟试题B卷一、单项选择题1CPU 响应中断的时间是_C_。 A中断源提出请求 B指令的取指周期结束 C指令的执行周期结束 D指令的间址周期结束2. 在运算器中不包含_D_。 A状态寄存器 B内部数据总线 CALU D地址寄存器3. 总线中地址线的作用是_C_。 A只用于选择存储器单元； B由设备向主机提供地址； C用于选择指定存储器单元和I/O 设备接口电路的地址； D即传送地址又传送数据。 4存取周期是指_B_。 A存储器的写入时间； B存储器进行连续写操作允许的最短间隔时间； C存储器进行连续读或写操作所允许的最短间隔时间； D指令执行时间。5存放欲执行指令的寄存器是_D_。 AMAR； BPC； CMDR； DIR。 6计算机中表示地址时，采用_D_。 A原码； B补码； C反码； D无符号数。 7采用变址寻址可扩大寻址范围，且_C_。 A变址寄存器内容由用户确定，在程序执行过程中不可变； B变址寄存器内容由操作系统确定，在程序执行过程中可变； C变址寄存器内容由用户确定，在程序执行过程中可变； D变址寄存器内容由操作系统确定，在程序执行过程不中可变.8一个512KB 的存储器，其地址线和数据线的总和是_C_。 A17； B19； C27；D29。9设机器字长为64 位，存储容量为128MB，若按字编址，它的寻址范围是 _B_。A16MB； B16M； C32M；D32MB。10在浮点机中，判断补码规格化形式的原则是_C_。 A尾数的符号位与第一数位不同； B尾数的第一数位为1，数符任意； C尾数的符号位与第一数位相同； D阶符与数符不同。 11I/O 与主机交换信息的方式中，中断方式的特点是_C_。 ACPU 与设备串行工作，数据传送与主程序串行工作； BCPU 与设备串行工作，数据传送与主程序并行工作；CCPU 与设备并行工作，数据传送与主程序串行工作； DCPU 与设备并行工作，数据传送与主程序并行工作。12设寄存器内容为11111111，若它等于-127，则为_B_。 A原码； B补码； C反码； D移码。 13在程序的执行过程中，Cache 与主存的地址映象是由 _D_。 A程序员调度的； B操作系统管理的； C由程序员和操作系统共同协调完成的； D硬件自动完成的。14I/O 采用统一编址时，进行输入输出操作的指令是_C_。 A控制指令； B访存指令； C输入输出指令； D程序指令。15在二地址指令中_是正确的。 A指令的地址码字段存放的一定是操作数； B指令的地址码字段存放的一定是操作数地址； C运算结果通常存放在其中一个地址码所提供的地址中； D指令的地址码字段存放的一定是操作码。16总线的异步通信方式_A_。 A不采用时钟信号，只采用握手信号； B既采用时钟信号，又采用握手信号； C既不采用时钟信号，又不采用握手信号； D采用时钟信号，不采用握手信号。 17CPU 不包括_C_。 A地址寄存器； B指令寄存器IR； C地址译码器； D通用寄存器。18当定点运算发生溢出时，应该执行以下操作_C_。 A向左规格化； B向右规格化； C发出出错信息； D舍入处理。19在中断周期中，由_D_将允许中断触发器置“0”。 A关中断指令； B机器指令； C开中断指令； D中断隐指令。 20下述说法中_B_是正确的。 AEPROM 是可改写的，因而也是随机存储器的一种； BEPROM 是可改写的，但它不能用作为随机存储器用； CEPROM 只能改写一次，故不能作为随机存储器用； DEPROM 是可改写的，但它能用作为随机存储器用。 二、计算题已知x = -0.1011，y = +0.1101，机器数的符号位采用双符号位表示。求 1X 原=？ Y原=？2X 补=？ Y补=？3X+Y补 =？ X-Y补 =？ 并分别讨论其溢出情况。参考答案：1X 原=11. 1011 Y原=00.11012X 补=11.0101 Y补=00.11013X+Y补 =X 补 +Y补= 11.0101+00.1101=00.0010 结果的两个符号位相同，无溢出。 X-Y补 =X 补 +-Y补= 11.0101+11.0011=10.1000结果的两个符号位不相同，为10，产生下溢。三、简答题1、I/O设备与主机交换信息时，共有哪几种控制方式？简述它们的特点。参考答案：I/O设备与主机交换信息时，共有5种控制方式：程序查询方式、程序中断方式、DMA方式、I/O通道方式和I/O处理机方式。其中前3种方式是基本的且广泛应用的控制方式。程序查询方式的特点：控制简单，硬件开销小；CPU与外设是串行工作的，系统效率低。适用于CPU不太忙且传送速度要求不太高的场合。程序中断方式的特点：CPU和外设可并行工作，提高了CPU的效率，不仅适于主机和外设之间的数据交换，还特别适于对外界随机事件的处理。适用于CPU较忙，传送速度不太高的系统中，尤其适合实时控制及紧急事件的处理。DMA方式的特点：完全由硬件（DMA控制器）负责完成信息交换，信息传递从以CPU为中心，转为以内存为中心，CPU和外设可并行工作，对高速大批量数据传送特别有用。但缺点是只能进行简单数据交换，电路结构复杂，硬件开销大。2、说明微程序控制器的基本工作原理。参考答案：1）将控制器所需要的微操作命令，以微代码的形式编成微指令，存在专门的控制存储器中；2）CPU执行机器指令时，从控制存储器中取出微指令；3）对微指令中的操作控制字段进行解释，即产生执行机器指令所需的微操作命令序列。3、试比较静态RAM和动态RAM的特点。参考答案：1）静态RAM的特点：依靠双稳态触发器保存信息，不断电信息不丢失；功耗较大，集成度较低，速度快，每位价格高，适合于作Cache或存取速度要求较高的小容量主存。2）动态RAM的特点：依靠电容存储电荷来保存信息，需刷新电路进行动态刷新；功耗较小，集成度高，每位价格较低，适合于作大容量主存。四、分析设计题1、采用1K4 的RAM芯片，构成4K8的存储器。1）画出存储器的逻辑框图，图中标明信号线的种类、方向、条数2）用十六进制写出该存储器占用的地址空间。2、单总线结构主机框图如下，存储器按字编址。指令格式为: ADD R0 ,（R3）；源操作数R3为寄存器间接寻址，目的操作数R0为寄存器直接寻址。操作形式为：(R0)+(R3)R0)。写出该指令的执行流程(从取指令开始)。Bus计算机组成原理课程模拟试题C卷一、单项选择题1. 冯诺伊曼机的基本特征是_B_。 A采用十进制表示数据和指令； B预先存储程序； C堆栈操作； D存储器按内容选择地址。2. 下列描述中_B_是正确的。 A控制器能理解、解释并执行所有的指令及存储结果； B一台计算机包括运算器、控制器、存储器、输入设备和输出设备等五大组成成部分； C所有的数据运算都在CPU 的控制器中完成； D以上答案都正确。 3. _C_可区分存储单元中存放的是指令还是数据。 A存储器； B运算器； C控制器； D用户。 4. 总线的异步通信方式_A_。 A不采用时钟信号，只采用握手信号； B既采用时钟信号，又采用握手信号； C既不采用时钟信号，又不采用握手信号； D既采用时钟信号，又采用握手信号。 5. 存放欲执行指令的寄存器是_D _ 。 AMAR； BPC； CMDR； DIR。6. 一个16K32 位的存储器，其地址线和数据线的总和是_B_ 。A48； B46； C36； D32。 7. 常用的虚拟存储器寻址系统由_A_两级存储器组成。 A主存辅存； BCache主存； CCache辅存； D主存硬盘。 8. DMA 接口_B_ 。 A可以用于主存与主存之间的数据交换； B内有中断机制； C内有中断机制，可以处理异常情况； D内无中断机制 9. 主机与设备传送数据时，采用_C_，主机与设备是串行工作的。 A程序查询方式； B中断方式； CDMA 方式； D通道。 10. 微程序放在_B_ 中。 A存储器控制器； B控制存储器； C主存储器； DCache。 11. 计算机中有关ALU 的描述，_D_是正确的。 A只做算术运算，不做逻辑运算； B只做加法； C能存放运算结果； D以上答案都不对。 12. 设寄存器内容为80H，若它对应的真值是127，则该机器数是 B 。 A原码； B补码； C反码； D移码。 13. 浮点数的表示范围和精度取决于_C_。 A阶码的位数和尾数的机器数形式； B阶码的机器数形式和尾数的位数； C阶码的位数和尾数的位数； D阶码的机器数形式和尾数的机器数形式。14. 由于CPU 内部操作的速度较快，而CPU 访问一次存储器的时间较长，因此机器周期通常由一个_A_来确定。 A指令周期； B存取周期； C间址周期； D执行周期。 15. 用以指定待执行指令所在地址的是_C_。 A指令寄存器； B数据计数器； C程序计数器； D累加器。 16. 一条指令中包含的信息有 C 。 A操作码、控制码； B操作码、向量地址； C操作码、地址码； D. 操作码、条件码。 17. 存取周期是指_C_ 。 A存储器的写入时间； B存储器进行连续写操作允许的最短间隔时间； C存储器进行连续读或写操作所允许的最短间隔时间； D指令执行时间。 18. 变址寻址方式中，操作数的有效地址是_ C_ 。 A基址寄存器内容加上形式地址（位移量）； B程序计数器内容加上形式地址； C变址寄存器内容加上形式地址； D寄存器内容加上形式地址。 19. 中断向量可提供_C_ 。 A被选中设备的地址； B传送数据的起始地址； C中断服务程序入口地址； D主程序的断点地址。 20. 微指令操作控制字段的每一位代表一个控制信号，这种微程序的控制（编码）方式是_ B_。 A字段直接编码； B直接编码； C混合编码； D字段间接编码。二、计算题1、将十进制数(60.25)10 转换成二进制数、八进制数和十六进制数。2、已知x = 0.1011,y = -0.1101，符号用双符号位表示。求 X+Y补 =？ X-Y补 =？ 并分别讨论其溢出情况。参考答案：1(60.25)10=(111100.01)2=(74.2)8=(3C.4)162X 补=00.1011 Y补=11.0011X+Y补 =X 补 +Y补= 00.1011+11.0011=11.1110 结果的两个符号位相同，无溢出。 X-Y补 =X 补 +-Y补= 00.1011+00.1101=01.1000结果的两个符号位不相同，为01，产生下溢。三、简答题1、以硬盘读写为例，说明在主机和外设之间进行数据传送，为什么需要采用DMA方式？参考答案：一些高速外设，如硬盘、光盘等I/O设备，经常需要和主存进行大批量的数据交换；若采用程序查询方式或程序中断方式来完成，即通过CPU执行程序来完成数据交换，速度较慢，极可能造成数据的丢失，因而不能满足批量数据的高速传递需求。因此，需要借助于硬件，比如DMA控制器来实现主存和高速外设之间的直接数据传送。2、计算机中设置Cache的作用是什么？能否扩大Cache的容量并取代主存，为什么？参考答案：1）计算机中设置Cache主要是为了解决CPU和主存速度不匹配的问题，在存储系统中对CPU访存起加速作用。Cache和主存构成了Cache-主存存储层次，从CPU的角度看，该层次的速度接近于Cache，而容量和每位价格却接近于主存。这就解决了存储器的高速度和低成本之间的矛盾； 2） 不能把Cache的容量扩大到最后取代主存，主要是因为Cache通常由价格昂贵的双极型半导体器件构成，其每位价格远远高于普通的MOS型半导体器件构成的主存。若将其容量扩充到主存的容量，整个存储系统的成本会大幅度上升，因此不能取代主存。3、CPU中设有哪些寄存器？各寄存器的位数由何因素确定？参考答案：1）CPU中的寄存器主要包括通用寄存器，程序计数器PC，指令寄存器IR，存储器地址寄存器MAR，存储器数据寄存器MBR和状态标志寄存器等。2）PC和MAR的位数取决于要访问的地址空间的大小。IR的位数取决于指令字长。通用寄存器及存储器数据寄存器MBR的位数取决于操作数（或操作数地址）的基本字长。四、分析设计题1、采用2K4 的Intel 2114 RAM芯片，构成8K8的存储器。1）画出存储器的逻辑框图，图中标明信号线的种类、方向、条数。2）用十六进制写出该存储器占用的地址空间。2、设CPU中各部件及其相互连接关系如下图所示。图中W是写控制标志，R是读控制标志，PC具有自动加1功能。此外，还有B、C、E、F、H、L等6个寄存器，它们各自的输入端和输出端都与内部总线Bus相连，并分别受控制信号控制。对于指令SUB E，H（指令功能：(E)-(H) E，源操作数为寄存器间接寻址），要求写出完成该指令所需要的全部微操作及节拍安排（要求：从取指令开始）