数电实训实训内容.doc

八位数字抢答器设计一、实训目的1、明确设计任务和要求，了解数字电子技术的基本应用过程及领域。2、理解数字抢答器的设计原理、参考电路3、理解数字抢答器基本电路的构成原理及分析方法4、掌握数字抢答器的装配及调试方法5、理解数字抢答器常用元器件的工作原理、特性、主要参数及应用二、实训器材 74ls279: 当S为低电平、R为高电平时，输出端（Q）为高电平。当S为高电平、R为低电平时,Q为低电平。 当S和R均为高电平时，Q被锁在已建立的电平。当S和R均为低电平时，Q为稳定的高电平状态。 引脚功能定义： 1Q4Q： 输出端； 1S4S： 置位端（低电平有效）； 1R4R： 复位端（低电平有效）。名称数量名称数量名称数量74LS148（8线-3线优先编码器）1电阻5101LED二极管274LS279 （4位锁存器）1电阻10K97段数码管374LS48（4线-7段译码器）3电阻15 K1导线、焊锡若干74LS192（十进制加/减计数器）2电阻68 K1多功能板1NE555（555定时器）2电容 0.1uF1松香174LS00（4-2输入与非门）1电容 10uF1铬铁1电阻1K15V稳压电源1镊子1表2 74LS48的功能真值表功能输入输入输入/输出输出显示字形LT RBIA3 A2 A1 A0BI/RBOa b c d e f g0123456789101112131415灭灯灭零试灯1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 00 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 011111111111111110011 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 11 0 0 1 0 1 10 0 0 1 1 1 10 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 01 1 1 1 1 1 174LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：图14-4 74LS192的引脚排列及逻辑符号 （a）引脚排列 (b) 逻辑符号图中：为置数端，为加计数端，为减计数端，为非同步进位输出端， 为非同步借位输出端，P0、P1、P2、P3为计数器输入端，为清除端，Q0、Q1、Q2、Q3为数据输出端。其功能表如下： 输入 输出MRP3P2P1P0Q3Q2Q1Q0 1 0000 0 0 dcbadcba 0 1 1 加计数 0 1 1 减计数表14-2 74LS192的功能表NE555功能： 1：接地端；2: ； 3:OUT； 4: RD； 5:CO；6:D； 7:TH；8：电源端。1、555电路的工作原理 555电路的内部电路方框图如图91所示。它含有两个电压比较器，一个基本RS触发器，一个放电开关管T，比较器的参考电压由三只 5K的电阻器构成的分压器提供。它们分别使高电平比较器A1 的同相输入端和低电平比较器A2的反相输入端的参考电平为和。A1与A2的输出端控制RS触发器状态和放电管开关状态。当输入信号自6脚，即高电平触发输入并超过参考电平时，触发器复位，555的输出端3脚输出低电平，同时放电开关管导通；当输入信号自2脚输入并低于时，触发器置位，555的3脚输出高电平，同时放电开关管截止。 是复位端（4脚），当0，555输出低电平。平时端开路或接VCC 。 (a) (b)图91 555定时器内部框图及引脚排列 VC是控制电压端（5脚），平时输出作为比较器A1 的参考电平，当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种控制，在不接外加电压时，通常接一个0.01f的电容器到地，起滤波作用，以消除外来的干扰，以确保参考电平的稳定。T为放电管，当T导通时，将给接于脚7的电容器提供低阻放电通路。555定时器主要是与电阻、电容构成充放电电路，并由两个比较器来检测电容器上的电压，以确定输出电平的高低和放电开关管的通断。这就很方便地构成从微秒到数十分钟的延时电路，可方便地构成单稳态触发器，多谐振荡器，施密特触发器等脉冲产生或波形变换电路。t三、设计思想接通电源后，主持人将开关拨到清除状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置于开始状态，宣布开始抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。 如果再次抢答必须由主持人再次操作清除和开始状态开关。1、复习编码器、十进制加/减计数器的工作原理。2、设计可预置时间的定时电路。3、分析与设计时序控制电路。4、 画出定时抢答器的整机逻辑电路图四、抢答器设计任务与要求、设计原理与参考电路（一）设计任务与要求1、抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0S7表示。2、设置一个系统清除和抢答控制开关S，该开关由主持人控制。3、抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数码管上显示（也可设置报警电路让扬声器发出声响提示）。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。4、抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。当主持人启动开始键后，定时器进行减计时（若加报警电路，扬声器同时发出短暂的声响，声响持续的时间0.5秒左右）。5、参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。6、如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。（二）参考电路1、抢答器电路如图2，该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。工作过程：开关S置于清除端时，RS触发器的输出端均为0 ，4个触发器输出置0，使74LS148的控制端为0，使之处于工作状态。当开关S置于开始时，抢答器处于等待工作状态，当有选手将键按下时（如按下S5），74LS148的输出经RS锁存后，1Q=1,74LS48处于工作状态，4Q3Q2Q=101,经译码显示为5。此外，1Q，使74LS148 ，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的输出端为1，此时由于1Q仍为1，使74LS148的控制端为1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将S开关重新置于清除端，然后再进行下一轮抢答。74LS148为8线3线优先编码器，表1为其功能表。图2表2为七段显示译码器74LS48的逻辑功能表。其中：ag为译码输出端。另外，它还有3个控制端：试灯输入端LT、灭零输入端RBI、特殊控制端BI/RBO。其功能为：（1）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数l15的二进制码（00011111）进行译码，产生对应的七段显示码。 （2）灭零。当输入RBI =0 ，而输入为0的二进制码0000时，则译码器的ag输出全0，使显示器全灭；只有当RBI =1时，才产生0的七段显示码。所以RBI称为灭零输入端。表4-2-6 七段显示译码器7448的逻辑功能表（3）试灯。当LT=0时，无论输入怎样，ag输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。 LT称为试灯输入端。 （4）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端。作输入使用时，如果BI=0时，不管其他输入端为何值，ag均输出0，显示器全灭，因此BI称为灭灯输入端。输出端使用时，受控于RBI。当RBI=0，输入为0的二进制码0000时，RBO=0，用以指示该片正处于灭零状态。所以，RBO 又称为灭零输出端。将BI/RBO和RBI配合使用，可以实现多位数显示时的“无效0消隐”功能。在多位十进制数码显示时，整数前和小数后的0是无意义的，称为“无效0”。2定时电路由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74LS192进行设计，具体电路如图3所示。3报警电路由555定时器和三极管构成的报警电路如图4所示。其中555构成多谐振荡器，振荡频率fo1.43（R12R2）C，其输出信号经三极管推动扬声器。PR为控制信号，当PR为高电平时，多谐振荡器工作，反之，电路停振。五、实训方法1、组装调试抢答器电路。2、设计可预置时间的定时电路，并进行组装和调试。当输人1Hz的时钟脉冲信号时，要求电路能进行减计时，当减计时到零时，能输出低电平有效的定时时间到信号。 3、组装调试报警电路。4、完成定时抢答器的联调，注意各部分电路之间的时序配合关系。然后检查电路各部分的功能，使其满足设计要求。