组成原理算术逻辑运算实验.doc

个人收集整理 勿做商业用途一、目的1、了解运算器的组成结构。2、掌握运算器的工作原理。3、学习运算器的设计方法。4、掌握简单运算器的数据传输通路。5、验证运算功能发生器74LS181的组合功能。二、实验设备 TDN-CM+或TDNCM+教学实验系统一套。三、实验原理实验中所用的运算器数据通路图如图 2。61。图中所示的是由两片 74LS181 芯片以并/串形式构成的 8 位字长的运算器。右方为低 4 位运算芯片，左方为高 4 位运算芯片。低位芯片的进位输出端 Cn+4 与高位芯片的进位输入端 Cn 相连，使低 4 位运算产生的进位送进高 4位运算中.低位芯片的进位输入端 Cn 可与外来进位相连，高位芯片的进位输出引至外部. 两个芯片的控制端 S0S3 和 M 各自相连，其控制电平按表 2.61. 为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器 DR1、DR2（用锁存器 74LS273 实现）来锁存数据.要将内总线上的数据锁存到 DR1 或 DR2 中，则锁存器74LS273 的控制端 LDDR1 或 LDDR2 须为高电平。当 T4 脉冲来到的时候,总线上的数据就被锁存进 DR1 或 DR2 中了. 为控制运算器向内总线上输出运算结果，在其输出端连接了一个三态门（用 74LS245 实现）。若要将运算结果输出到总线上，则要将三态门 74LS245 的控制端 ALUB 置低电平.否则输出高阻态。数据输入单元（实验板上印有 INPUT DEVICE）用以给出参与运算的数据。其中,输入开关经过一个三态门（74LS245）和内总线相连，该三态门的控制信号为 SWB，取低电时，开关上的数据则通过三态门而送入内总线中.总线数据显示灯（在 BUS UNIT 单元中）已与内总线相连,用来显示内总线上的数据. 控制信号中除 T4 为脉冲信号，其它均为电平信号。 由于实验电路中的时序信号均已连至“W/R UNIT”单元中的相应时序信号引出端，因此，需要将“W/R UNIT”单元中的 T4 接至“STATE UNIT单元中的微动开关 KK2 的输出端.在进行实验时，按动微动开关，即可获得实验所需的单脉冲。 S3、S2、 S1、S0 、Cn、M、LDDR1、LDDR2、ALU-B、SWB 各电平控制信号则使用“SWITCH UNIT单元中的二进制数据开关来模拟，其中 Cn、ALU-B、SWB 为低电平有效,LDDR1、LDDR2 为高电平有效。 对于单总线数据通路，作实验时就要分时控制总线，即当向 DR1、DR2 工作暂存器打入数据时，数据开关三态门打开，这时应保证运算器输出三态门关闭;同样，当运算器输出结果至总线时也应保证数据输入三态门是在关闭状态。四、实验步骤1按图 2.6-2连接实验电路并检查无误.图中将用户需要连接的信号线用小圆圈标明(其它实验相同，不再说明)。 2开电源开关. 3用输入开关向暂存器 DR1 置数。 拨动输入开关形成二进制数 01100101（或其它数值）。（数据显示灯亮为 0，灭为1）。 使 SWITCH UNIT 单元中的开关 SW-B=0（打开数据输入三态门）、ALUB=1(关闭ALU输出三态门)、LDDR1=1、LDDR2=0。 按动微动开关 KK2，则将二进制数 01100101 置入 DR1 中。 4用输入开关向暂存器 DR2 置数. 拨动输入开关形成二进制数 10100111（或其它数值）。 SWB=0、ALUB=1 保持不变，改变 LDDR1、LDDR2，使 LDDR1=0、LDDR2=1. 按动微动开关 KK2，则将二进制数 10100111 置入 DR2 中。 5检验 DR1 和 DR2 中存的数是否正确。 关闭数据输入三态门(SW-B=1)，打开 ALU输出三态门（ALUB=0）,并使LDDR1=0、LDDR2=0，关闭寄存器. 置 S3、S2、 S1、S0 、M 为 1 1 1 1 1，总线显示灯则显示 DR1 中的数。 置 S3、S2、 S1、S0 、M 为 1 0 1 0 1，总线显示灯则显示 DR2 中的数. 6改变运算器的功能设置，观察运算器的输出。 SW-B=1、ALUB=0 保持不变。 按表 22 置 S3、S2、 S1、S0 、M、Cn 的数值,并观察总线显示灯显示的结果。 例如:置 S3、S2、 S1、S0 、M、Cn 为 1 0 0 1 0 1，运算器作加法运算。 置 S3、S2、 S1、S0 、M、Cn 为 0 1 1 0 0 0，运算器作减法运算。 7验证 74LS181 的算术运算和逻辑运算功能(采用正逻辑) 在给定 DR1=65、DR2=A7 的情况下,改变运算器的功能设置，观察运算器的输出，填入下表中，并和理论分析进行比较、验证。五、实验结果DR1DR2S3 S2 S1 S0M=0(算术运算）M=1（逻辑运算）Cn=1无进位Cn=0有进位656565A7A7A7F=(65)F=(E7）F=（7D）F=（ 0 ）F=（ A5)F=（4C ）F=（ BD ）F=（ 3F ）F=（ 8A )F=( 0C )F=（ A2 )F=( 24 ）F=（ CA ）F=（ 4C ）F=（ 71 ）F=（ 64 ）F=(66）F=(E8)F=（7E）F=（ 0 ）F=( A6 ）F=( 4D ）F=（ BE ）F=（ 40 ）F=( 8B ）F=（ 0D )F=（ A3 ）F=（ 25 ）F=( CB ）F=（ 4D )F=（ 72 ）F=（ 65 )F=（9A）F=(18）F=(82）F=( 0 ）F=（ DA ）F=（ 58 ）F=（ C2 ）F=（ 40 ）F=（ 41 )F=（ 3D )F=（ A7 ）F=（ 25 ）F=( 1 ）F=（ 7D ）F=( 0C )F=（ 65 ）六、实验小结 根据原理可得出上述表格，实验结果可根据上表来验证.本次实验较为简单，线路也没有很复杂。预习是主要是理解原理图，根据ALU单元的逻辑图，理解运算的具体过程和实现的具体依据.