电路与电子技术 9 组合逻辑电路.pdf

第9章组合逻辑电路 9.1 组合逻辑电路的分析与设计方法L组合逻辑电路的特点4组合逻辑电路的分析 为合逻辑电路的设计9.2 常用组合逻辑电路介绍译码器Y数据选择器 加法器J数值比较器9.3 组合逻辑电路中的竞争与守险9.1.1 组合逻辑电路概述组合逻辑电路数字电路Y时序逻辑电路组合逻辑电路的结构特点：(1)输出与输入之间无反馈(2)不包括记忆(存储)元件组合逻辑电路的功能特点:aX?组合 逻辑 电路Fif2I居输 出电路的输出只与电路当前的输入有关，即无记忆性。组合逻辑电路输出函数的一般逻辑表达式:r Fi=f i（X、苞，一天）M氏，*2,f）各输出困 输入确定,相互独Ff m（Xi、4,一天）9.1.2组合逻辑电路的分析分析要求:巳知电路结构（逻辑求电路的功能（输出输入逻辑关系）分析步骤:Y A列真值表；I 确定逻辑功能。例1解：写出输出函数式耳=AB且=丽=人跖耳=BE=BAB.F=月月=AABBAB=AAB+BAB=A 久+1)+B(A+1)=AB+AB=AB例2:分析图示电路的逻辑功能。&F2ABC解：写出输出函数式E=ABC 月=ak 居=bk e=c耳F=R+E+且=ABC(A+B+C)=ABC+ABC列真值表分析电路功能当A、B、。全为0 或1时，耳为1,否则F为0。“判一畋绪”ABC0 00 0 10 0111110110 10 10 1011OOOOOO1例3:分析图示电路的逻辑功能。解：写出输出函数式列真值表ABC F0 0 00 0 10 1 00 1 11 0 01 0 10 00101F=ABBCAr=AB+BC+AC分析电路功能110 1 1111z-当A,B、。中为1的 个数22时，输出为1 或1时，F为1,、“1*裹安,笫”9.L 3 组合逻辑电路的设计设计要求：已知逻辑功能求逻辑电路设计步睇：A根据逻辑功能，进行逻辑抽象，即确定逻辑变量，并对变量赋值;A根据功他列出真值表;A写出逻辑函数表达式，化简；A画逻辑电路 O例1:设计一个监视交通信号灯工作状态的逻辑电路。电路由 红、黄、绿三盏灯组成。正附工作时，任何时刻强 有一盏而且只允许有一盏灯点亮；其它点亮状态时电路故障，要求发出故障信号。（要求用“与非”门实现）解:逻辑抽象输入变量：a,&C（分别表示红、黄、绿三盏灯）（表示报密与否）:灯亮:灯不亮:报誉:不报誉列真值表ABCF0 0 010 0 100 1 000 1 111 0 001 0 111 1 011 1 11写出逻辑函数式F=ABC+ABC+ABC+ABC+ABC或：F(ASC)=Zm(，3,5,6,7)化简F=ABC+AC+AB+BC=ABCACABBC逻辑图AB LBCBCAc例2:举童比赛有A3C三个裁判及一个主裁判。当主裁判认为合格时算为二票,而A3C裁判认为合格时分别产 Xi田修韭”门 设计多数通过的 表决电路。解：(1)逻辑抽象输入变量为A、B、J D,为1表示合格，/输出变量为居多数通过时P=l,否则F=0,(2)列真值表(3)写出逻辑函数表达式，并化简F(A,氏 C。)=Zm(3,5,7,9,11,13,14,15)A B C D0000000F(A B,G D)=Zm(3,5,791L 13,1415)F=AD+BD+CD+ABC(4)用“与非”门实现00F=AD+BD+CD+ABC=ADBDCDABC1101A.B 一C 一D-BD&ADa、F&ABC8.2.1编码器编码器的功能m与n的关系m2n编码器的分类由n位二进制数表示2n个信号的编码电路编码器普通二进制编码器优先二进制编码器,普通十进制编码器十进制编码器将十个输入信号编成对应的8421BCD码的电路A 普通编码器 一互斥编码器编码器任何时刻，只允许一个输入信号有效,不允许两个或两个以上的输入信号同时有效。逻辑符号编码表13 12 1 I。,1/()4线2 线编 码器0 0 0 10 0 100 10 010 0 04 0 0110 101A优先编码器当有两个或两个以上的信号同 时输入编码电路,电路只对其中一个优先级别高的信号进行编码。4线2 匕线编码器 E,3 12 L A0 0 0 10 0 1 X0 1 X X1 XXX0 00 11 01 1结论：(1)该编码器输入信号的有效电平为高电平(2)电路的优先级别从高到低分别为右、A、4 跖11II0IIIIIlT0T(00IX0IIII010I0IX X0ITITI01000IXXX0IIII010tT0XXXX0III0100I0XXXXX0II010I00XXXXXX0I010000XXXXXXX001IIIIIIIIIII011IIIXXXXXXXIaS3V3R0IIr/La3-Cv-aD中聊中麟许r的牛雷*第：筱甲名县弁监*40实丫照宗 聊游“雪乙0T3o8HS1VZsjcI f9Z3 FEo：便能输出端，Eo=0时无有效信号输入CS：优先标志输出端，C5=0盼表明芯片处于工作状态9.2.2译码器m与n的关系m Vcc当SI；=1 STbSTc=O74LS138各输出表达式为4=4 A4j.74LS138功,巨表输入S，STb+STcA2AA。0XXXXX1XXX1000010001100101001110100101011011010111A4AA输 出-7 6 5 4 3 2 1 02=4 AA)i i i i i i i i i o11111111 o11 11 11 11 11 11 11 00 11 11 111111 011111111 01 11111 11 11 00 11 11 11 11 11 11 1毛=4 A A)L=4AAlE=4 A4乂=AAA)丫7 AAA B CD/十进制译码器Q Vcc74LS42功能表DCBA74LS42o3-D D-9-8-7-6-5-43-2-1-0X Yo=DCBA,Y=DCBAY2=dcba,y3=DCBA5时Z=0。试用一片3线一8线 译码器74LS138构成实现上述要求的逻辑电路。解：(1)由题意可得真值表如下：(2)由真值表可得：Z2(X2,Xp Xq)=Z、(X2 Xp Xq)=m4-m5Zo(X2,Xp Xq)=mQ+m+mi+m5X2 X|X。7 7 Z乙2 乙1 乙001111100111 01 010 01111000 11 0 01 01 00(3)用译码器实现Z2=m2+m3+m4+m5=m2+m3+m4+m5二根2必加4 m5A?X2,A1=X,A。=X0,则：22=丫2工Y,Y5同理可得:乙=丫4工z0=y0jy3 y5扩展应用例：将两片74LS138扩展为4线T6线译码器。BDCA分析如下：当D=0时，芯片（1）工 作，邓0000111代码 译码，0-7依次输出“0”o当D=1时，芯片（2）工 作，对10001111代码 译码，R石依次输出“0”O9.2.3 数据选择器逻辑图Y&：,&A-1F-I A,1A提供了 地址变昼的全部最小项A具有标准“与或”表达手的形丐&E1q i-n_ n a。A(;1 7 i当E=1时D3A。0 1Y A四选一 I数据选择器AoD D2 D|D。d2D。y=0当E=0时y=AA0D3+A AqD?+AAoD+000=m3D3+m2D2+mD+m0D0=Z 叫。i=0功能表输入输出EA1 4D3 DY1X x。3 Do00 0D3 DqD。0 1。3 DoD01 0D3 Dod21 1D3 D。28选1数据选择器74LS1517y=E miDi i=0=+m6D6+m5D5+m4D4+mDi+恤 D。=a2a1AqD1+a2 A AR+AAAR+AAAA+4442)3+4443+444，+4442例：在如图所示电路中,74LS151为8选1数据选择器,试分析电路的功能。74LS151D7 D6 D、Dd Dr DA?A.An-AB-C解：由8选1数据选择器的逻辑“八”M M功能得：I!.一丫=444。7+&A4R+4442+4442+4442+4 A42+444。+4 A 4AC4=a A=b Aq=c-由电路结构.得：J 71=71=71=71=。（飞断输入孑n=D,F=ABC 1+ABC O+ABC O+ABC 1+ABC O+ABd 0+ABC0+ABC0+ABC0+ABC1+ABCl+ABCO+ABCel令&=A a=B,Aq=c比较两式可得:Do=0 同理可得：D=D2=D3=D6=0D4=D5=Dy=lVWABCA?A1A。A Dc4=0 d4=d5=d7=iFY74LS151?B 3?-1n0nVJ胡例2：用八选一数据选择器实现函数F=ABCD+ABCD+ABCD+ABCD+ABCD+ABCm：，、选一数据选择器输出为：丫=+4442+a2A+a2A42+2 A A)4+A2A4。5+A2A4。6+A2A令 A2 二人4 二 5 A 二 c贝！J尸二豆丁。+7万CP+Z8+丽人方+A八/方+AC=m0-D+m1-D+m2-D+m4-D+m6-D+m7 1+m3-0+m5-0得：Dq=D=D2=D D4=D6=DD7=1)3=D5=0AH=B,Aq=CDD1D2D D4-D6=D D7=1。3=2=贝!j Y=FFAA2 YB-A、八选一C Aq4?D -nOnD-1-TMWF=ABCD+ABCD+ABCD+ABCD+ABCD+ABC解2:画出函数的卡诺图CD 00 01 11 100001111101则100100111,则函数实现 有何不同？OA2 A 国=B A)=C0DDDD010F=m0D+mxD+m2D+m?J+m5 0+m6D+m7得/D=Di=D2=D D&=Ds=D D7=1 3=2=0MAA利用数选设计电路的步骤v确定所用数选的输出表达式丫=成 D写出函数的标准“与或”式将所设计电路的表达式与数选输出表达式比较r若数选的地址数=输入变量数，则0=0或0=1L若数选的地址数v输入变量数，则利用代数法或卡诺降维法确定OV面连线数据选择器的扩展例：要求用一片CD4539构成8选1数据选择器。A。ACD4539逻辑符号双4选1数据选择器h耳CD4539E2Di。Du D?Di?口方）D2 D%D%功能表MA将一片CD4539联接成8选1数,地址输入输出A?A、AoY丫2Y0 0 0D。）高阻Do0 0 1D1(Du)商阻A0 10D2(D12)高阻d2OilD3(D13)高阻D310 0高阻D4(D20)D410 1高阻D5(D21)D5110高阻口6（口22）d6111高阻D7(E23)D7CD4539A】E2D()D D9 Dn D20 D21 D?9 D9o)4MA9.2.4 加法器两个二进制数之间的算术运算无论是加、减、乘、除，在数字计算机中都是化为若干步加法运算和 移位进行的。所以加法器是算术运算器的基本单元。口位半加器p 1位加法器一1位全加器加法器L串行进位加法器 多位加法器一并行进位加法器加法器的功能一实现两个二进制数之间 的相加运算。如：+进位要考虑低位 来的进位半加器实现一位半加器 一不考虑低位进位的一位加法器被加数A平 加加数3和S进位。直俏ABSC0000011010101101 I t t a3第：岸tt昌tt甘褓躺他0 口曾S-岸自C黑3,Bi 3弊01品tt岸tt0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1S 一 C 一 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1猫S-H A E C T 1+A6gL+Am+AiBic工 H CL 5 翼 c工=Aj W ci11CZAwf+A R C工+ARP+Awc工H A,R.+B.C，1+A.,C,iJill 3 t l c l一 T J l c l一表达式:S,=Ag.一G=A4+gC i+AGiAB1逻辑图S1Full Adder工为串行进位加法器多位加法器并行进位加法器例：位串行进位加法器SiCi Cj_SiCi CjS ci csici 1器间 的进位需串行传递,速度校慢。工为ft#彳亍进位加3例：2 IB 1 2A3 IB 1 3A特点运算速度快电路结构复杂9.2.5数值比较器数值比较器的功能一比较两个二进制数的大小一位数值比较器：工为逻辑图YaB=Yaf.丫。小。Ya =Y+Y.YAB%1储十ra0b-apbi+ai=b，YaoboYabYavBYa=bAA A A BBBB B B B B 3rF A 3 V B3 X A。八 Bu XXXXXB 1步尸磬XXABX XAVB源磬XXA 11 B)O1夕B零1OBOO二II co001100XXXXXAAAAAAAA ooooooooII II II II II II A V X X XBBBBBBBB ooooooooAAAAAAAAAA 1111111111II II II II II II II II A V XBBBBBBBBBB 1111111111AAAAAAAAAAAA 222222222222II II II II II II II II II II A VBBBBBBBBBBBB 222222222222oiXooiXXXXXoiXoioXXXXX科犀邙WB舞耨H5MX霖凰3舞M昌切蚪瓶淋夕 蓝噂H5当日礴堰X常能川；怅游盘4B5期岸邙X到旨8 K耨。展衰淤端,帆概！一流压K耨群案。莓 usr热瑞 n v B，yAUB，YAAB 爵压前MT蚪 B8AV8,9.3竞争与冒险竞争与冒险的概念竞争：同一信号经不同途径传输后到达某一门电路时有先有后,或同一门 电路的不同 输入信号 由 于过渡过程不同 而引 起 的变化先后的现象。=A A=1工为例2:工为竞争与冒险现象的判断当竞争由于同一信号的不同传输延迟引起时，可用 以下方法判断:代数法：将输出函数进行某种处理，MKIf=x.x JlF=X+&的形式，则可能产生冒险。如：F=AB+BC T|r-B 1 若令 A=C=1 贝 ljF=B+B bH i工为卡诺图法：根据输出函数的卡诺图中卡诺是否相邻，可判断有无竞争与冒险产生。如：F=AB+BC当两个卡诺圈中包含相 邻的两个“1”时，则称 这两个卡诺图相邻。结论：若卡诺图相 邻，则该函数可能 产生冒险。消除竞争冒险的方法:A在电路输出端并联滤波电容C:A在电路输入端加选通控制信最简设计并不A在电路设计中增加冗余项。o令 A=C=1F=AB+BC+AC=B+B+1=1