寄存器和移位寄存器-PPT.ppt

寄存器和移位寄存器寄存器和移位寄存器 下面请看置数演示下面请看置数演示一、寄存器一、寄存器Register，用于存放二进制数码。，用于存放二进制数码。4 位位 寄寄 存存 器器Q0 Q1 Q2Q3 Q0 Q1 Q2 Q3FF0FF1FF2FF3D0CPC1C1C11D1D1D R R R R D1 D2 D3 C11DCR1D1D1D1D 由由D 触发器构成，因此能锁存输入数据。触发器构成，因此能锁存输入数据。D0D1 D2D3RRRR1CR CR 为异步清零端，为异步清零端，当当 CR=0 时时，各触发器均，各触发器均被被置置 0。寄存器工作时，。寄存器工作时，CR 应为高电平。应为高电平。D0 D3 称称为为并并行行数数据据输输入入端端，当当时时钟钟 CP 上上升升沿沿到到达达时时，D0 D3 被被并并行行置置入入到到 4 个个触触发发器器中中，使使 Q3 Q2 Q1 Q0=D3 D2 D1 D0。D0D1 D2D3D0D1 D2D3D0D1 D2D3在在 CR=1 且且CP上升沿未到达时，各触发器上升沿未到达时，各触发器的状态不变，即寄存的数码保持不变。的状态不变，即寄存的数码保持不变。Q0 Q3 是同时输出的，这种输出是同时输出的，这种输出方式称并行输出。方式称并行输出。Q0 Q1Q2 Q31 个触发器能存放个触发器能存放 1 位二进制数码，因此位二进制数码，因此 N 个触发器可构成个触发器可构成 N 位寄存器。位寄存器。各触发器均为各触发器均为 D 功能且并行使用。功能且并行使用。Q0 Q1 Q2Q3 Q0 Q1 Q2 Q3FF0FF1FF2FF3D0CPC1C1C11D1D1D R R R R D1 D2 D3 C11DCR1D1D1D1D 寄存器的结构特点寄存器的结构特点二、移位寄存器二、移位寄存器在控制信号作用下，可实现右移在控制信号作用下，可实现右移也可实现左移。也可实现左移。双向移位双向移位寄寄 存存 器器单向移位单向移位寄寄 存存 器器 左左 移移寄存器寄存器 右右 移移寄存器寄存器每输入一个移位脉冲，移位寄存器每输入一个移位脉冲，移位寄存器中的数码依次向右移动中的数码依次向右移动 1 位。位。每输入一个移位脉冲，移位寄存器每输入一个移位脉冲，移位寄存器中的数码依次向左移动中的数码依次向左移动 1 位。位。Shift register用于存放数码和使数码根据需要向左或向右移位。用于存放数码和使数码根据需要向左或向右移位。右移输入右移输入D0D1D3DID2右移输出右移输出Q11D1D1D1DQ3Q0Q2C1C1C1C1FF1FF0FF2FF3移位脉冲移位脉冲CP右右 移移 位位 寄寄 存存 器器 由由 D 触发器构成。触发器构成。在在 CP 上升沿作用下，串行输入数据上升沿作用下，串行输入数据 DI逐步被移入逐步被移入 FF0 中；同时数据逐步被右移。中；同时，数据逐步被右移。D0=DI，D1=Q0，D2=Q1，D3=Q2。DI右移输入右移输入D0Q0右移输出右移输出D1D2D3Q1Q2Q31D1D1D1D1.单向移位寄存器的结构与工作原理单向移位寄存器的结构与工作原理移位寄存器除了能寄存数码外，还能实现数据的串、并行转换。移位寄存器除了能寄存数码外，还能实现数据的串、并行转换。CRCRDSLDSRCPCT74LS194Q0Q1Q2Q3M1M0D0D1D2D32.集成双向移位寄存器集成双向移位寄存器 CT74LS194Q3Q2Q1Q0SRSLM1M0D3D2D1D0移位脉冲移位脉冲输入端输入端右移串行数码右移串行数码输输 入入 端端并行数码输入端并行数码输入端左移串行数码输入端左移串行数码输入端 工作方式控制端工作方式控制端M1 M0=00 时，保持功能。时，保持功能。M1 M0=01 时，右移功能。时，右移功能。M1 M0=10 时，左移功能。时，左移功能。M1 M0=11 时，并行置数时，并行置数 功能。功能。并行数据输出端，从高并行数据输出端，从高位到低位依次为位到低位依次为 Q3 Q0。异步置异步置 0 端端低电平有效低电平有效计数器型顺序脉冲发生器计数器型顺序脉冲发生器三、顺序脉冲发生器三、顺序脉冲发生器计数器型顺序脉冲发生器一般用按自然态序计数的二计数器型顺序脉冲发生器一般用按自然态序计数的二进制计数器和译码器构成。进制计数器和译码器构成。移位型顺序脉冲发生器移位型顺序脉冲发生器移位型顺序脉冲发生器一般用移位寄存器和译码电路移位型顺序脉冲发生器一般用移位寄存器和译码电路构成。构成。产生在每个循环周期内，在时产生在每个循环周期内，在时间上按先后顺序排列的脉冲信号。间上按先后顺序排列的脉冲信号。大家应该也有点累了，稍作休息大家应该也有点累了，稍作休息大家有疑问的，可以询问和交流大家有疑问的，可以询问和交流大家有疑问的，可以询问和交流大家有疑问的，可以询问和交流用集成计数器用集成计数器用集成计数器用集成计数器74LS16374LS163和集成和集成和集成和集成3 3线线线线-8-8线译码线译码线译码线译码器器器器74LS13874LS138构成的构成的构成的构成的8 8输出顺序脉冲发生器。输出顺序脉冲发生器。输出顺序脉冲发生器。输出顺序脉冲发生器。本章小结本章小结时序逻辑电路由触发器和组合逻辑电路组成，时序逻辑电路由触发器和组合逻辑电路组成，其中触发器必不可少。时序逻辑电路的输出其中触发器必不可少。时序逻辑电路的输出不仅与输入有关，而且还与电路原来的状态不仅与输入有关，而且还与电路原来的状态有关。时序逻辑电路的工作状态由触发器存有关。时序逻辑电路的工作状态由触发器存储和表示。储和表示。时时序序逻逻辑辑电电路路按按时时钟钟控控制制方方式式不不同同分分为为同同步步时时序序逻逻辑辑电电路路和和异异步步时时序序逻逻辑辑电电路路。前前者者所所有有触触发发器器的的时时钟钟输输入入端端 CP 连连在在一一起起，在在同同一一个个时时钟钟脉脉冲冲 CP 作作用用下下，凡凡具具备备翻翻转转条条件件的的触触发发器器在在同同一一时时刻刻翻翻转转。后后者者时时钟钟脉脉冲冲 CP 只只触触发发部部分分触触发发器器，其其余余触触发发器器由由电电路路内内部部信信号号触触发发，因因此此，其其触触发发器器的的翻翻转转不不在在同同一一输输入入时时钟钟脉脉冲冲作用下同步进行。作用下同步进行。时序逻辑电路分析的关键是求出状态方程时序逻辑电路分析的关键是求出状态方程和状态转换真值表，然后由此分析时序逻和状态转换真值表，然后由此分析时序逻辑电路的功能。辑电路的功能。描述时序电路逻辑功能的方法有逻辑图、描述时序电路逻辑功能的方法有逻辑图、状态方程、驱动方程、输出方程、状态转状态方程、驱动方程、输出方程、状态转换真值表、状态转换图和时序图等。换真值表、状态转换图和时序图等。计计数数器器是是快快速速记记录录输输入入脉脉冲冲个个数数的的部部件件。按按计计数数进进制制分分有有：二二进进制制计计数数器器、十十进进制制计计数数器器和和任任意意进进制制计计数数器器；按按计计数数增增减减分分有有：加加法法计计数数器器、减减法法计计数数器器和和加加/减减计计数数器器；按按触触发发器器翻翻转转是是否否同同步步分分有有：同同步步计计数数器器和和异异步步计计数数器器。计计数数器器除除了了用用于于计计数数外，还常用于分频、定时等。外，还常用于分频、定时等。中中规规模模集集成成计计数数器器功功能能完完善善、使使用用方方便便灵灵活活。功功能能表表是是其其正正确确使使用用的的依依据据。利利用用中中规规模模集集成成计计数数器器可可很很方方便便地地构构成成 N 进进制制(任任意意进进制制)计计数数器。其主要方法为：器。其主要方法为：(1)用用同同步步置置零零端端或或置置数数端端获获得得 N 进进制制计计数数器器。这这时时应应根根据据 SN-1 对对应应的的二二进进制制代代码码写写反反馈函数。馈函数。(2)用异步置零端或置数端获得用异步置零端或置数端获得 N 进制计进制计数数器器。这这时时应应根根据据 SN 对对应应的的二二进进制制代代码码写写反反馈函数。馈函数。(3)当需要扩大计数器容量时，可将当需要扩大计数器容量时，可将多片集成计数器进行级联。多片集成计数器进行级联。寄寄存存器器主主要要用用以以存存放放数数码码。移移位位寄寄存存器器不不但但可可存存放放数数码码，还还能能对对数数码码进进行行移移位位操操作作。移移位位寄寄存存器器有有单单向向移移位位寄寄存存器器和和双双向向移移位位寄寄存存器器。集集成成移移位位寄寄存存器器使使用用方方便便、功功能能全全、输输入入和和输输出出方方式式灵灵活活，功功能能表表是是其其正正确确使使用用的的依依据据。移移位位寄寄存存器器常常用用于于实实现现数数据据的的串串并并行行转转换换，构构成成环环形形计计数数器器、扭扭环环计数器和顺序脉冲发生器等。计数器和顺序脉冲发生器等。