AT90CAN128中文资料.pdf

特点高性能，低功耗的 AVR 8 位微控制器先进的 RISC 结构-133-最强大的单时钟周期指令执行-32 个 8 位通用工作寄存器+外设控制寄存器-全静态工作-高达 16 MIPS 的吞吐量为 16 兆赫-片 2 周期乘法器非挥发性程序和数据存储器-在系统内 32K/64K/128K 字节可重编程闪存（AT90CAN32/64/128）耐久性：10,000 写入/擦除周期-可选启动代码段与独立锁定位可选启动大小：1K 字节，2K 字节，4K 字节或8K 字节在系统编程的片上引导程序（CAN 总线，UART的，.）真正的了解，同时，写操作-1K/2K/4K 字节的 EEPROM（耐力：100000 写入/擦除周期）（AT90CAN32/64/128）-2K/4K/4K 字节内部SRAM（AT90CAN32/64/128）-高达 64K 字节可选外部存储空间-编程软件安全锁JTAG 接口（IEEE 标准。1149.1 兼容）接口-边界扫描功能根据 JTAG 标准-编程闪存（硬件的 ISP）的 EEPROM，熔丝位和锁定-广泛的片上调试支持CAN 控制器的电流及 2.0B-的 ISO 16845 认证（1）-15 个具有独立完整的邮件对象标识标签和面具-发送，接收，自动回复和帧缓冲区接收模式-1Mbits/s 的 8 MHz 的最大传输速率-冲压时，公车及听力模式（间谍或自动波特）外设特点-可编程看门狗定时器，带有片上振荡器-8 位同步 Timer/Counter-010 位预分频器外部事件计数器输出比较或 8 位 PWM 输出-8 位异步 Timer/Counter-210 位预分频器外部事件计数器输出比较或 8 位 PWM 输出32kHz 振荡器实时时钟运行-双通道 16 位同步 Timer/Counters-1310 位预分频器输入捕获噪声抵消外部事件计数器3 输出比较或 16 位 PWM 输出输出比较调制-8 通道，10 位 SAR ADC8 个单端通道7 个差分通道2 个差分通道，再加上 1 倍，10 倍，或 200 x 中可编程增益-片内模拟比较器-字节为导向的两线串行接口-双可编程串行的 USART-主/从 SPI 串行接口编程闪存（硬件的 ISP）特殊的处理器特点-上电复位和可编程欠压检测-内部 RC 振荡器校准-8 个外部中断源-5 睡眠模式：空闲，ADC 噪声降低，电力保存，掉电和待机-软件可选的时钟频率-全球拉禁用I/O 和软件包-53 可编程 I/O 口线-64 引脚 TQFP 和 64 引脚 QFN 封装工作电压：2.7-5.5V 的工作温度：工业（-40 C 至+85）最大工作频率：在 2.7V 8 兆赫，16 兆赫在 4.5V注：1。对第 19.4.3 详细信息页 242。1。描述1.1 比较 AT90CAN32，AT90CAN64 和 AT90CAN128AT90CAN32，AT90CAN64 和 AT90CAN128 是硬件和软件兼容。他们不同只有在内存大小列于表 1-1。1.2 部分描述该 AT90CAN32/64/128 是一种低功耗 CMOS 8 位微控制器的 AVR 的基础增强的 RISC 架构。通过执行单个时钟周期，强大的指令AT90CAN32/64/128 吞吐量达到每 MHz 接近 1 MIPS 的允许系统。设计师以优化功耗与处理速度。AVR 的核心结合了丰富的教学与 32 通用工作寄存器设置。所有 32 寄存器直接连接到运算逻辑单元（ALU），允许两个独立要访问的寄存器在一个单一的一个时钟周期执行的指令。由此产生的建筑是更多的代码效率，同时实现吞吐量高达 10 倍的速度比传统的 CISC 微控制器。该 AT90CAN32/64/128 提供了以下特点：32K/64K/128K 字节在系统可编程与读虽然，写能力的闪存，1K/2K/4K 字节的 EEPROM，2K/4K/4K 字节的 SRAM，53 个通用 I/O 线，32 个通用工作寄存器，一个 CAN 控制器，实时计数器（RTC）的，四灵活的定时器/计数器和 PWM 模式的比较，二个 USART，面向字节两线串行接口，8 声道可选的差分 10位 ADC 输入级可编程增益，可编程看门狗定时器，内置振荡器，一个 SPI 串行接口，IEEE 标准。1149.1 标准的 JTAG 测试接口，也可用于访问片上调试系统和编程和 5 个软件可选的节电模式。空闲模式下停止 CPU 的同时使静态存储器，定时器/计数器，SPI 的/CAN 端口及中断系统继续运作。掉电模式保存登记内容，但冻结振荡器，禁用所有其他芯片功能，直到下一个中断或硬件复位。在节电模式下，异步定时器继续运行，从而使用户能够维持一个计时器基础，而该设备的休息睡觉。该 ADC 降噪模式停止 CPU 和所有的 I/除了异步定时器和 ADC，输出模块，以尽量减少开关噪声在 ADC 的转换。在待机模式下，晶体/谐振振荡器运行，而该设备的休息睡觉。这允许非常快速启动，低功耗的结合消费该设备是采用 Atmel 的高密度非易失性内存技术。该 OnchipISP 的闪存程序存储器可以被重新编程，通过一个 SPI 串行系统接口，由传统的非易失性内存的程序员，或者一个片上引导程序 AVR 单片机上运行的核心。引导程序可以使用任何下载的应用程序接口在应用程序的闪存。在启动闪光部分软件将继续运行而应用程序闪存部分更新，提供真正的了解，同时，写操作。由结合一个 8 位 RISC CPU 为在系统自上一个单片可编程闪存芯片，爱特梅尔 AT90CAN32/64/128 的是一个强大的微控制器，提供了一个高度灵活和成本有效解决许多嵌入式控制应用。该 AT90CAN32/64/128 AVR 是支持了若干方案和系统开发的全套包括工具：C 编译器，宏汇编，程序调试器/仿真器，在电路仿真器，和评估套件。1.3 免责声明在此数据表中的典型值是根据模拟与表征其他的 AVR 微控制器在同一生产工艺技术。最小和最大的价值会后提供该设备的特点。1.6 引脚说明1.6.1 的 VCC 数字电源电压。1.6.2 接地 地面。1.6.3 端口 A（PA7.。其中 PA0）端口 A 是一个 8 位双向 I/内部上拉电阻器为每个位选择（O 端口）。该 A 口输出缓冲器有两个对称的高汇和源驱动器特性能力。作为输入，A 口是外部拉低时将吸收电流引脚若拉电阻器被激活。该端口的引脚处于三态，当复位条件变得活跃，即使时钟没有运行。A 口也符合作为上市 AT90CAN32/64/128 各种特殊功能的功能1.6.4 B 口（PB7.。PB0）B 口是一个 8 位双向 I/内部上拉电阻器为每个位选择（O 端口）。该 B 口输出缓冲器有两个对称的高汇和源驱动器特性能力。作为输入，端口 B 是外部拉低时将吸收电流引脚若拉电阻器被激活。端口 B 的引脚处于三态，当复位条件变得活跃，即使时钟没有运行。端口 B 也符合作为上市 AT90CAN32/64/128 各种特殊功能的功能1.6.5 端口 C（PC7.。PCO 的）C 口是一个 8 位双向 I/内部上拉电阻器为每个位选择（O 端口）。该 C 口输出缓冲器有两个对称的高汇和源驱动器特性能力。作为输入，端口 C 是外部拉低时将吸收电流引脚若拉电阻器被激活。该端口 C 引脚处于三态，当复位条件变得活跃，即使时钟没有运行。端口 C 也符合特色的 AT90CAN32/64/128 页上列出的功能1.6.6 端口 D（PD7.。PD0）港口 D 是一个 8 位双向 I/内部上拉电阻选择为每个位（O 端口）。该端口 D 输出缓冲器有两个对称的高汇和源驱动器特性能力。作为投入，港口 D 的是外部拉低时将吸收电流引脚如果拉电阻器被激活。港口 D 引脚处于三态，当复位条件变得活跃，即使时钟没有运行。端口 D 也符合作为上市 AT90CAN32/64/128 各种特殊功能的功能1.6.7 端口 E（PE7.。PE0）端口 E 是一个 8 位双向 I/内部上拉电阻选择为每个位（O 端口）。该端口 E 输出缓冲器有两个对称的高汇和源驱动器特性能力。作为投入，港口 E 的外部拉低时将吸收电流引脚若拉电阻器被激活。端口 E 引脚处于三态，当复位条件变得活跃，即使时钟没有运行。端口 E 也符合作为上市 AT90CAN32/64/128 各种特殊功能的功能1.6.8 端口 F（PF7.。PF0）作为端口 F 到 A/D 转换器的模拟输入。AT90CAN32/64/128 港口 F 也可作为一个 8 位双向 I/O 端口，如果 A/D 转换器不使用。端口引脚可提供内部上拉电阻器（每个位选中）。港口 F 输出缓冲器具有对称既高产库和源驱动器的能力特征。作为投入，港口 F 管脚这是外部拉低时将吸收电流，如果上拉电阻被激活。港口 F 引脚处于三态，当复位条件变为主动，即使时钟没有运行。港口 F 也符合 JTAG 接口的功能。如果 JTAG 接口使能，上拉如坐针毡 PF7 电阻（TDI）为，PF5（TMS）的，及 PF4（TCK 的）将被激活，即使发生复位。1.6.9 端口 G（PG4.。PG0）港口 G 是一个 5 位的 I/内部上拉电阻选择为每个位（O 端口）。港口 输出缓冲区有两个高汇和源能力对称的驱动特性。如投入，港口 是外部拉低时将吸收电流，如果上拉电阻引脚激活。港口 引脚处于三态，当复位条件变为主动，即使时钟没有运行。港口 G 也符合作为上市AT90CAN32/64/128 各种特殊功能的功能1.6.10 RESET复位输入。一项关于这个比最小脉冲长度将产生一个较长的脚低的水平复位。最低脉冲长度是由于在特色。脉冲越短，但不保证生成一个复位。的 I/O 端口的 AVR 立即复位到初始状态，即使时钟没有运行。时钟是需要重置 AT90CAN32/64/128 休息。1.6.11 XTAL1输入到振荡器反相放大器和输入到内部时钟工作电路。1.6.12 XTAL2振荡器的输出反相放大器。1.6.13 AVCCAVCC 是电源电压引脚的 A/D 转换器的端口号应该外部连接到 VCC，即使不使用的 ADC。如果 ADC 使用，它应该连接到 VCC 通过一个低通滤波器。1.6.14 AREF这是在 A/D 转换器的模拟参考引脚。2。有关代码示例本文档包含简单的代码例子，简要说明如何使用各种零件该设备。这些代码示例假定部分特定的头文件是包含在汇编。请注意，并非所有的 C 编译器的厂商包括在头位的定义文件和 C 编译器的中断处理是依赖。请确认文件的 C 编译器了解更多详情。3。AVR 的 CPU 核心3.1 介绍本节讨论了一般的 AVR 核心架构。CPU 的核心主要功能要确保正确的程序执行。因此，CPU必须能够存取存储器，执行计算，控制外围设备，并处理中断。为了最大限度地提高性能和并行性，AVR 的使用哈佛结构-与单独的回忆和公共汽车程序和数据。在程序存储器的说明与单级执行流水线。当正在执行一条指令，下一条指令预先从程序存储器取出。这个概念使得指令的执行在每一个时钟周期。程序存储器是系统内可编程闪存。快速访问寄存器文件包含 32 个 8 位通用工作寄存器与单个时钟周期的访问时间。这使得单周期算术逻辑单元（ALU）操作。在典型 ALU 操作，二是从操作数寄存器文件输出，操作执行，其结果是存回寄存器文件-在一个时钟周期。32 个寄存器可以用作六 3 个 16 位的间接地址寄存器的数据指针空间处理-使高效的地址计算。其中一个这些地址指针也可以用来作为查找表在 Flash 程序存储器地址指针。这些添加功能寄存器是 16 位的 X，Y 型和 Z-登记，在本节后面介绍。ALU 支持算术寄存器之间或一常数，和逻辑运算登记册。单寄存器操作也可以在 ALU 的执行。经过算术运算，状态寄存器被更新，以反映对操作结果的信息。程序流程是由有条件和无条件跳转和调用直接涉及整个地址空间。大多数 AVR 指令有一个单一的格式。每个程序内存地址中包含一个 16-位或 32 位指令。快闪记忆体的空间计划分为两部分，在启动程序段和应用程序部分。这两节有专门用于写入和读/写锁定位保护。该扫描探针显微镜（存储程序存储器）指令，将应用程序写入闪存内存部分必须驻留在引导程序部分。在中断和子程序调用，返回地址的程序计数器（PC）的存储在堆栈。堆栈是有效的分配在一般数据 SRAM，因此堆栈大小仅受限于 SRAM 的大小和总的 SRAM 的使用。所有的用户程序必须初始化复位常规的 SP（前子程序或中断执行）。堆栈指针（SP）是读/写在 I/O 空间的访问。这些数据可以很容易地被访问的 SRAM 通过 5 个不同的寻址在 AVR 架构支持的模式。在 AVR 架构的内存空间是所有线性和定期记忆地图。一个灵活的中断模块的 I/O 空间与更多的全球控制寄存器 1 在启用中断状态寄存器位。所有中断都在一个单独的中断向量中断矢量表。中断已按照他们的中断向量的位置优先考虑。较低的中断向量地址，优先级越高。该 I/O 内存空间包含 64 个控制寄存器的 CPU 作为外围功能，地址，SPI 和其他 I/O 功能。该I/O 内存可以直接访问，或数据空间位置寄存器文件后，0 x20 的-0 x5F。此外，AT90CAN32/64/128 已扩展的 I/O 空间从 0 x60-在 SRAM 在只有值为 0 xFF 意法半导体/册部落/性病和 LD/摩门教/轻掺杂指令都可以使用。3.3 ALU 的-算术逻辑单元这一高性能的 AVR ALU 的工作在所有的 32 个通用的直接连接工作寄存器。在一个时钟周期，一般用途之间的算术运算寄存器或寄存器和 1 之间立即被执行。该 ALU 操作分为分为三个主要类别-算术，逻辑和位功能。在一些实现架构还提供了强大的乘数同时支持签名/无符号的乘法和分数格式。查看详细介绍了“指令集概要”一节。3.4 状态寄存器状态寄存器包含了最近执行的算术结果信息指令。这些信息可以用于改变程序流程，以执行有条件的行动。请注意，状态寄存器更新所有 ALU 运算后，作为中指定的指令集参考。这在许多情况下将删除使用的需要专用比较指令，导致更快，更紧凑的代码。状态寄存器不会自动存储在进入中断程序和恢复当从中断返回。这必须由软件处理。AVR 的状态寄存器-SREG-被定义为：第 7 位-I：全局中断使能第 6 位-T：位存储复制第 5 位-H 型：半进位标志第 4 位 S：符号位第 3 位-V：2 的补码溢出标志第 2 位-N：负检举第 1 位-Z：零标志第 0 位-C：进旗3.5 通用寄存器文件登记册文件是为 AVR 增强型 RISC 指令集优化。为了实现所需的性能和灵活性，下面的输入/输出计划是由支持注册文件：一个 8 位输出操作数和一个 8 位结果输入两个 8 位输出操作数和一个 8 位结果输入两个 8 位输出操作数和一个 16 位结果输入一个 16 位输出操作数和一个 16 位结果输入图 3-2 显示了 32 个一般工作在 CPU 寄存器结构的目的。图 3-2。AVR 单片机的 CPU 通用工作寄存器如图 3-2 所示，每个寄存器还指定了一个数据存储器的地址，它们映射直接进入前 32 的用户数据空间位置。虽然没有落实的身体作为 SRAM 的位置，这种记忆组织提供了极大的灵活性的访问登记册，作为 X 轴，Y-和 Z-指针寄存器可以设置索引文件中的任何登记。3.5.1 的 X 寄存器，Y 寄存器，和 Z 寄存器.R31 的寄存器 R26 赛车有一些额外的功能，其一般目的使用。这些寄存器是间接的数据空间处理的 16 位地址指针。三个间接地址寄存器的 X，Y 和 Z 是指在图 3-3 描述。