数电试题讲解.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,数字电子技术,试题,一、填空题（,20,分，每小题,5,分）,1,、数制变换：,(11.01101),B,=(,3.68,),H,=(,3.32,),O,；,(254.25),D,=(,11111110.01,),B,=(,FE.4,),H,。,2,、,256K*4,存储器有（,2,20,）,个存储单元，至少有（,18,）条地址线和（,4,）条数据线；,1M*8,存储器有（,2,23,）,个存储单元，至少有（,20,）条地址线和（,8,）条数据线。,3,、梯级权电流型,D/A,转换器，已知最小支路权电流为,1mA,，,输入,4,位数据位为,D,3,D,2,D,1,D,0,=1101,，,测得,V,O,=3.9V,，则,R,f,=(),。,300,支路电流的分配情况为,:2,3,(1mA),2,2,(1mA),2,1,(1mA),2,0,(1mA),。,因为输入,4,位数据为,1101,，所以输出总电流为,13mA,，又,V,O,=-3.9V=-,IR,f,=-13R,f,，,R,f,=3.9/13=0.3K,4,、写出如图所示得逻辑函数表示式：,Y=,（,C+AB,）。,A B C,Y,0 0 0,1,0 0 1,1,0 1 0,1,0 1 1,0,1 0 0,1,1 0 1,0,1 1 0,11 1 1,0,0,N,沟道,V,T,V,GS,I,D,0 P,沟道,V,T,V,GS,I,D,BC,1,0,0,1,1,0,1,1,0,1,00 01 11 10,A,二、（,10,分）化简,1,）填写卡诺图：,2,）画包围圈，得出最简与或式：,A,B,C D,0 0,0 1,1 1,1 0,0 0,0 1,1 1,10,1,d,1,d,0,d,0,d,0,0,0,0,1,1,1,0,3,）由于存在竞争冒险，需要增加冗余项，则：,为最简与或式，要求不存在竞争冒险。,三、（,10,分）已知 ，试分别用一片,8,选,1,数据选择器和,PLA,（,与、或阵列均可编程）实现之，画出逻辑图。,1,）先展开变换,F,得：,2,）采用,8,选,1,实现，先填卡诺图得出,：,A,B,C D,0 0,0 1,1 1,1 0,0 0,0 1,1 1,10,0,1,1,1,1,1,1,1,1,0,0,0,0 0,0,0,则逻辑图为：,A,B,C,8,选,1,数据选择器,F,1 0 D 0 0 1 1,则：,I,0,=1,，,I,1,=0,，,I,2,=D,，,I,3,=D,，,I,4,=0,，,I,5,=0,，,I,6,=1,，,I,7,=1,=ABC+ABCD+ABCD+ABC+ABC,3,）采用,PLA,实现，先化简逻辑函数，则：,A,B,C D,0 0,0 1,1 1,1 0,0 0,0 1,1 1,10,1,1,1,1,1,1,1,1,四、（,10,分）分析如图所示时序电路的逻辑功能（悬空端均为“,1,”,）。,解：,1,）这是典型的异步时序逻辑电路，首先列出激励方程：,2,）列写状态转换表：,0 0 0,1 1 -0 0 1 1 ,0 0 1,0 0 1,1 1 -1 1 1 1 ,0 1 0,0 1 0,1 1 -0 0 1 1 ,0 1 1,0 1 1,1 1 1 1 1 1 ,1 0 0,1 0 0,1 1 -0 1 1 1 ,1 0 1,1 0 1,1 1 -1 1 1 1 ,1 1 0,1 1 0,1 1 0 1 0 1 ,0 0 0,1 1 1,1 1 1 1 0 1 ,0 0 0,3,）画出状态转换图：,111,000,001,010,011,100,101,110,这是可以自启动的异步七进制计数器。,五、（,10,分）分析如图所示电路，简述电路组成及工作原理。若要求扬声器在开关,S,按下后，以,1.2kHz,的频率持续响,10ms,，,试确定图中,R,1,、,R,2,的阻值。,解：,1,）左边,555,为单稳态触发器，由,S,开关控制，,S,开路时输出低电平，,S,闭合输出一个正脉冲，宽度由,R,1,C,1,的取值决定；右边,555,构成多谐振荡，工作与否受控于单稳态触发器，振荡频率取决于,R,2,、,R,3,、,C,2,的取值。,2,）求,R,1,T,1,1.1R,1,C,1,=10mS R,1,10/(1.1*0.01)910,（,K,）,3,）求,R,2,：,T,2,0.7(R,2,+2R,3,)C,2,R,2,=T,2,/(0.7C,2,)2R,3,=1/(0.7f,2,C,2,)2R,3,=1/(0.7*1.2*10,3,*0.22*10,-6,)2*2.4*10,3,600,（,）,六、（,10,分）试分别画出采用十进制计数器,74LS160,（,异步清,0,）和十进制计数器,74LS162,（,同步清,0,）实现,12,进制的计数器的原理图（清,0,法）。,解：,1,）用两片,74LS160,实现,12,进制计数器的原理图：,2,）用两片,74LS162,实现,12,进制计数器的原理图：,七、（,15,分）试用与非门及正边沿,JK,触发器设计一个同步时序电路，具有如图所示的状态转换的逻辑功能，要求电路最简。,00,11,0/0,1/0,0/1,1/0,1/1,0/0,0/0,1/1,01,10,解：,1,、根据状态转换图画次态卡诺图,00/0,11/0,11/1,00/0,01/0,01/0,10/1,10/1,X,Q,2,Q,1,00 01 11 10,0,1,2,、画分解卡诺图,0,1,1,0,0,0,1,1,X,Q,2,Q,1,00 01 11 10,0,1,Q,2,n+1,=XQ,1,Q,2,n,+Q1,Q,2,n,+XQ,2,n,=XQ,1,Q,2,n,+XQ,1,Q,2,n,0,1,1,0,1,1,0,0,X,Q,2,Q,1,00 01 11 10,0,1,0,0,1,0,0,0,1,1,X,Q,2,Q,1,00 01 11 10,0,1,Y=Q,2,Q,1,+XQ,2,Q,1,n+1,=XQ,2,Q,1,n,+Q,2,Q,1,n,+XQ,1,n,=XQ,2,Q,1,n,+XQ,2,Q,1,n,3,）将所得状态方程与,JK,触发器的特性方程比较求出驱动方程、输出方程，并变换为与非,-,与非形式：,K,2,=XQ,1,J,2,=XQ,1,J,1,=XQ,2,K,1,=XQ,2,Y=Q,1,Q,2,XQ,2,J,2,K,2,Q,2,Q,2,Q,1,Q,1,J,1,K,1,Y,八、（,15,分）分别画出用,3/8,线译码器扩展为,4/16,线译码器、,1K*4,位,RAM,扩展为,2K*8,位,RAM,的逻辑图。,解：,1,）用,2,片,3/8,线译码器扩展,4/16,线译码器，如图,7-1,：,2,）用,4,片,1K*4,位,RAM,扩展,2K*8,位,RAM,，,如图,7-2,：,