电子设计自动化EDA(第二章).ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,2026/7/8 周三,1,电子设计自动化,EDA,2008,年,10,月,2,第,2,章,EDA,工具软件的 使用方法,本章概要：,本章以,Altera,公司的,Quartus,为主，介绍,EDA,工具软件的使用方法，作为,EDA,设计的基础。通过本章的学习，可初步采用,QuartusII,软件的原理图输入法，设计数字电路和系统，掌握用试验开发系统或开发板对设计电路进行硬件验证的方法。,知识要点：,（,1,）,EDA,技术的原理图输入设计法。,（,2,）用原理图输入法实现多层次系统电路的设计。,3,21,Quartus II,软件的安装,QuartusII,软件的安装比较简单，只要把,QuartusII,软件光盘放入计算机的光驱中，安装光盘将自动引导完成,Quartus II,的安装。软件安装结束之后，还必须在软件中指定,Altera,公司的授权文件（,License.dat,），才能正常使用,Quartus II,软件。,2.2 Quartus II,软件的主界面,QuartusII,软件提供了与早期,EDA,软件,MAX+PLUS,兼容的两种主界面，以方便熟悉,MAX+PLUS,的用户使用。,Quartus,主界面窗口,MAX+PLUS,主界面窗口,5,2.3,Quartus II,的图形编辑输入法,图形编辑输入法也称为原理图输入设计法。用,Quartus II,的原理图输入设计法进行数字系统设计时，不需要任何硬件描述语言知识，在具有数字逻辑电路基本知识的基础上，就能可使用,Quartus II,提供,EDA,平台，设计数字电路或系统。,为了方便电路设计，设计者首先应当在计算机中建立自己的工程目录（如,d:myeda,）,。将自己的全部,EDA,设计文件放在文件夹中。,注意：工程文件夹的名称不要使用汉字，最好也不,要使用数字。,在,Quartus II,平台上，使用图形编辑输入法设计电路的操作流程包括编辑（设计输入）、编译、仿真和编程下载等基本过程。用,Quartus II,图形编辑方式生成的图形文件默认的扩展名为,.bdf,。,下面以,8,位加法器,adder8,的设计为例，介绍,Quartus II,软件使用的基本方法。设计结果用,ALTERA DE2,开发板（以下简称为,DE2,开发板）进行硬件验证。,7,Quartus II,原理图输入的基本操作,编辑原理图,编译设计文件,仿真,管脚分配、编译,硬件调试,编程下载,8,使用,Quartus II,设计电路系统之前，需要先建立设计项目（,Project,）。例如，用图形编辑法设计,8,位加法器,adder8,时，需要先建立,adder8,的设计项目。在,Quartus II,集成环境下，执行“,File”菜单的“,New Project Wizard”,命令，弹出如图所示的新建设计项目对话框的“,New Project Wizard:Directory,Name,TOP-Level Entuty page 1 of 5”,页面（新建设计项目对话框共,5,个页面）。,1.,编辑输入图形设计文件,（,1,）,建立设计项目（工程）,此页面用于登记设计文件的地址（文件夹）、设计项目的名称和顶层文件实体名。在对话框的,第一栏,中填入项目所在的文件夹名；,第二栏,是设计项目名，需要填入新的设计项目名，,第三栏,是顶层文件实体名，需要填入顶层文件实体的名称。,设计项目名和顶层文件实体名可以同名,，一般在多层次系统设计中，以与设计项目同名的设计实体作为顶层文件名。,新建项目对话框的,第,2,页面,用于增加设计文件，包括顶层设计文件和其他底层设计文件。如果顶层设计文件和其他底层设计文件已经包含在工程文件夹中，则在此页面中将这些设计文件增加到新建项目中。,(,缺省,),新建项目对话框第,3,页面,用于设置编程下载的目标芯片的类型与型号。在编译设计文件前，应先选择下载的目标芯片，否则系统将以默认的目标芯片为基础完成设计文件的编译。目标芯片选择应根据支持硬件开发和验证的开发板或试验开发系统上提供的可编程逻辑器件来决定。不同的适配板上的可编程逻辑不同。（,选择芯片,）,新建设计项目对话框的,第,4,页面,用于设置第三方,EDA,工具软件的使用，一般情况下可以设置为“不使用”（在第三方工具软件选择框不出现“”）。,(,缺省,),新建设计项目对话框的,第,5,页面,用于显示新建设计项目的摘要，用鼠标点击此页面下方的“,Finish”,按钮，完成新设计项目的建立。,11,新的项目建立后，在,Quartus II,集成环境下，执行“,File”,菜单的“,New”,命令，在弹出编辑文件类型对话框中，选择“,Block Diagram/Schematic File”,（模块,/,原理图文件）方式，进入,Quartus II,图形编辑方式的窗口界面。,图,2.22,编辑文件类型对话框,（,2,）,建立原理图,12,在原理图编辑窗中的任何一个位置上用双击鼠标，弹出一个元件选择窗。,图,2.23,元件选择框,基本逻辑元件库,参数可设置的强函数元件库,基本逻辑元件库中的元件,由此输入所需要的元件名,MAX+plus,库,13,在,8,位加法器,adder8,的设计中，将电路设计需要的,2,个,4,位加法器,74283,以及输入、输出元件符号调人图形编辑框中，根据,8,位加法器设计的原理图，用鼠标完成电路内部的连接以及与输入、输出元件的连接，并将相应的输入元件符号名分别更改为“,A7.0”,和“,B7.0”,，把输出元件的名称分更改为“,SUM7.0”,和“,COUT”,，如图所示。其中,A7.0,和B7.0,是两个,8,位加数输入端，,SUM7.0,是,8,位和数输出端，,COUT,是向高位进位输出端。电路设计完成后，用“,adder8.bdf”,为文件名保存在工程目录中。,图,2.24 8,位加法器的原理图,14,执行,Quartus II,主窗口“,Processing”,菜单的“,Start Compilation”,命令，或者在主窗口上直接用鼠标左键点击“开始编译”命令按钮，开始对,adder8.bdf,文件进行编译。编译工具的编译过程界面如图,2.25,所示，编译过程包括分析与综合、适配、编程和时序分析等,4,个环节。,图,2.25 Quartus II,编译工具界面,2.,编译设计图形文件,15,执行,Quartus II,主窗口“,File”,菜单的“,New”,命令，在弹出编辑文件类型对话框，选择对话框“,Other Files”,中的“,Vector Waveform File”,方式，进入,Quartus II,波形编辑方式，弹出新建波形文件编辑窗口界面。,新建波形文件编辑窗口界面,3.,仿真设计文件,（,1,）,建立波形文件,16,在波形编辑方式下，执行“,Edit”,菜单下的“,Insert Node or Bus”,命令，或在波形文件编辑窗口的“,Name”,栏中点击鼠标右键，在弹出的快捷菜单中选择“,Insert Node or Bus”,命令，弹出插入节点或总线（,Insert Node or Bus,）对话框，。在“,Insert Node or Bus”,对话窗口中首先点击“,Node Finder”,键，弹出节点发现者（,Node Finder,）对话框。,插入信号节点对话框,节点发现者对话框,（,2,）输入信号节点,在“,Node Finder”,对话框的“,Filter”,栏目中，用选择“,Pins:all”,项，再点击“,List”,按钮，这时在窗口左边的“,Nodes Found:”,（节点建立）框中将列出该设计项目的全部信号节点。若在仿真中需要观察全部信号的波形，则点击窗口中间的“,”,按钮；若在仿真中只需要观察部分信号的波形，则首先用鼠标左键将信号名点黑选中，然后点击窗口中间的“,”,按钮，选中的信号即进入到窗口右边的“,Selected Nodes:”,（被选择的节点）框中。如果需要删除“,Selected Nodes:”,框中的节点信号，也可以用鼠标将其选中，然后点击窗口中间的“,”,按钮。,节点信号选择完毕后，点击“,OK”,按钮。,Quartus II,默认的仿真时间域是,1,s,，如果需要更长时间观察仿真结果，可执行“,Edit”,命令菜单中的“,End Time”,选项，在弹出的如图,2.30,所示的“,End Time”,（设置仿真时间域）对话框中，输入适当的仿真时间域（如,10,s,），后点击“,OK”,按钮完成设置。,设置仿真时间域对话框,（,3,）,设置波形参量,为输入信号编辑测试电平或数据的示意图如图所示。仿真编辑窗口的左侧各种功能选择按钮的主要功能及使用方法如下：,为输入信号编辑测试电平或数据示意图,放大,/,缩小工具,未初始化,（,U,）,强未知,（,X,）,0,电平（强,0,）,1,电平（强,1,）,高阻（,Z,）,弱,0,（,L,）,弱,1,（,H,）,计数值,任意值,随机,值,时钟,弱未知,（,W,）,无关（,DC,）,反相,选择工具,文本工具,编辑工具,全屏显示,发现,替换,（,4,）编辑输入信号,（,5,）波形文件存盘,执行“,File”,选项的“,Save”,命令，完成波形文件的存盘。,（,6,）运行仿真器,执行“,Processing”,中的“,Start Simulation”,命令，对设,计电路进行仿真。,8,位加法器的仿真波形,编程下载是指将设计处理中产生的编程数据文件通过,EDA,软件放到具体的可编程逻辑器件中去的过程。对,CPLD,器件来说是将,JED,文件下载（,Down Load,）到,CPLD,器件中去，对,FPGA,来说是将位流数据,BG,文件配置到,FPGA,中去。,编程下载需要可编程逻辑器件的开发板或试验开发系统支持。,DE2,开发板的结构与功能见本书的附录,C,，基于,DE2,开发板的,8,位加法器设计的编程下载过程包括选择外部设备、引脚锁定、编程下载和硬件验证,4,个部分。,4.,编程下载设计文件,（,1,）基于,DE2,开发板的编程下载过程,DE2,开发板有,18,只电平开关,SW17,SW0,，可以选择电平开关,SW7,SW0,作为,8,位加法器的,8,位,A,加数,A7.0,的输入，选择电平开关,SW15,SW8,作为,8,位,B,加数,B7.0,的输入,。,DE2,开发板有,18,红色发光二极管,LEDR17,LEDR0,，可以选择,LEDR7,LEDR0,作为,8,位加法器的,8,位和输出,SUM7.0,，选择,LEDR8,作为向高位进位,COUT,输出,。,a.,选择外部设备,根据外部设备的选择，参见附录,C,中的表,C.1,（电平开关,SW,与目标芯片引脚的连接表）和表,C.2,（红色,LED,与目标芯片引脚的连接表），确定管脚分配见表,2.3,（,P32,）。,端口名称,PIO,名称 芯片引脚 端口名称,PIO,名称 芯片引脚,A0 SW0 PIN_N25 B4 SW12 PIN_P2,A1 SW1 PIN_N26 B5 SW13 PIN_T7,A2 SW2 PIN_P 25 B6 SW14 PIN_U3,A3 SW3 PIN_AE14 B7 SW15 PIN_U4,A4 SW4 PIN_AF14 SUM0 LEDR0 PIN_AE23,A5 SW5 PIN_AD13 SUM1 LEDR1 PIN_AF23,A6 SW6 PIN_AC13 SUM2 LEDR2 PIN_AB21,A7 SW7 PIN_C13 SUM3 LEDR3 PIN_AC22,B0 SW8 PIN_B13 SUM4 LEDR4 PIN_AD22,B1 SW9 PIN_A13 SUM5 LEDR5 PIN_AD23,B2 SW10 PIN_N1 S UM6 LEDR6 PIN_AD21,B3 SW11 PIN_P1 SUM7 LEDR7 PIN_AC21,COUT LEDR8 PIN_AA14,8,位加法器与目标芯片引脚的连接关系表,b.,管脚分配,在,Quartus II,软件界面上选择“,Tools”,的编程器“,Programmer”,命令或者用鼠标左键直接点击“,Programmer”,命令按钮，弹出设置编程方式窗口。,设置编程方式窗口,c.,下载设计文件,下载设计文件之前需要设定编程方式。在设置编程方式窗口中，用鼠标左键点击“,Hardware”,（硬件设置）按钮，在弹出“,Hardware Setup”,硬件设置对话框中点击“,Add Hardware”,按钮，在弹出的添加硬件对话框中选择“,USB-Blaster USB-0”,编程方式，编程模式为“,JTAG”,因为,DE2,开发板是通过,USB,串口完成编程下载的。,完成上述操作后，执行“,Processing”,的“,Stare”,命令，或者用鼠标左键点击设置编程方式窗口左边开始编程按钮“,Start”,，实现设计电路到目标芯片的编程下载。,完成,8,位加法器的编程下载后，在,DE2,开发板上通过扳动,SW15,SW0,电平开关，组成加数,A,和加数,B,的不同输入组合；在发光二极管,LEDR7,LEDR0,和,LEDR8,上观察加数,A,和加数,B,相加的和以及向高位进位,COUT,的结果，硬件验证,8,位加法器的功能。,d.,硬件验证设计电路,27,再见！,