课件5-加速度.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,2007,*,MEMS Center,Harbin Institute of Technology Harbin,150001,China,2007,第,2,章 微加速度计,依据对加速度计内检测质量所产生的惯性力的,检测方式,来分，加速度计可分为,压电式,、,压阻式,、,应变式,、,电容式,、,振梁式,、,磁电感应式,、,隧道电流式,、,热电式,等。,按检测质量的,支承方式,来分，则可分为,悬臂梁式,、,摆式,、,折叠梁式,、,简支承梁式,等。表,1,列出了部分加速度计的测量方法及其主要性能特点。,2007,型 式,测量范围,零偏稳定性,分辨力,特 点,压电式,5,10,5,g,10,-4,10,-3,g,10,-2,10,-5,g,固有频率较高，用于冲击及振动测量，大地测量及惯性导航等,应变式,0.5,200g,低频响应较好，固有频率低，适用于低频振动测量,压阻式,20g,10,5,g,灵敏度较高，便于集成化，耐冲击，易受温度影响,液浮摆式,1g,15g,10,-6,10,-4,g,10,-6,10,-4,g,带力反馈和温控，分辨率高，成本较高，适用于惯性导航,表,1,加速度测量方法及其性能特点,2007,石英挠性,10g,30g,5,10,-5,6,10,-6,g,10,-6,10,-5,g,高可靠、高稳定、高分辨率、成本较高，适用于惯性导航、运载武器制导及微重力测量,振梁式,20g,1200g,2.5,10,-4,10,-3,g,体积小，重量轻，成本低，可靠性好，适用于战术导弹等制导,三轴磁,悬浮式,x.y,轴,5,10,-7,g,z,轴,210,-6,g,磁悬浮使摩擦小，零偏好，结构复杂，成本高，适用于高精度重力测量，惯性导航,微机电式,1g,10,5,g,10,-6,10g,10,-6,10,-3,g,尺寸小，重量轻，成本低，适用于汽车安全防护，战术武器制导和惯性导航,2007,2.1,开环电容式微加速度工作原理,电容式加速度微传感器的工作原理和信号处理集成电路的工作原理。,微结构的工作原理,加速度传感器是一种惯性传感器，其基本结构是由弹性梁和惯性质量组成的转换系统，可以等效成由质量、弹簧组成的单自由度二阶阻尼振动系统，利用系统的在低频区的线性频率响应实现对被测参量,加速度的测量。加速度传感器的机械部分可以表征为如图,2-1,所示的系统结构。,2007,图,2-1,加速度传感器的机械系统原理,其中,m,为振动块质量，,R,为阻尼系数，,k,为弹性系数，,a,为加速度，根据牛顿第二定律可建立振动微分方程：,(2-1),2007,将方程,(2-1),进行拉普拉斯变换：,(2-2),(2-3),为固有谐振频率,，,为品质因子,。,其中,2007,系统的幅频特性和相频特性分别如图,2-2,所示。,图,2-2,二阶系统的频率特性,2007,为了方便使用，我们把单位加速度作用下的质量块位移定义为加速度传感器结构的灵敏度。则：,在,时，灵敏度是个常数，与梁的谐振频率,的平方成反比,在接近,时灵敏度要增大,Q,倍,在,时，灵敏度是频率平方的倒数,(2-4),2007,一般希望灵敏度在整个工作范围内为常数，因而应使梁的谐振,频率,远远大于工作频率。,从式,(2-3),中可以看出高的灵敏度可以通过加大质量块的质量,m,和减少弹性系数,k,来得到，但高灵敏度和大的量程是矛盾的，因此,Q,值也不能太高。总之在设计敏感单元时要统一考虑，进行折衷。,2007,2.,电容检测原理,电容式加速度传感器是利用在外加加速度的作用下惯性质量块与检测电极间的空隙发生改变从而所引起的等效电容的变化来测定加速度的。当两块导体相对，中间有绝缘体相隔，这时导体间就会有电容产生，它们的电容值在理想的情况下，可以用式,(2-5),表示。,其中,S,为平行板电容器的正对面积，,是介电常数，,d,为电容器两个极板之间的距离，电容值和电荷电压之间的关系可以表示为：,(2-5),(2-6),2007,其中,Q,为电容上的电荷，,V,为电容两极板的电压差。由公式,(2-5),可知，只要加速度信号可以改变面积,S,和间距,d,中的一个物理量，就可通过测量相应的等效电容值变化检测加速度的大小。,图,2-3,所示为叉指结构电容式加速度传感器的敏感单元及其等效电路图。敏感单元的固定电极作为驱动端，接驱动信号，而活动电极作为公共电极输出电信号。,2007,图,2-3,叉指式敏感单元示意和等效电路,2007,下面讨论差分电容式加速度敏感单元输出电压与输入电压之间的关系,假设在没有加速度输入时，两固定电极与活动电极的间距都为,d,0,，则必有,C,1=,C,2,=C,0,，当有外加加速度输入时，会引起活动电极和固定电极之间的空隙,d0,改变,d,，从而改变等效电容，使得,C,1,C,2,。如果在固定电极上加上幅度相等，而相位不等的直流电压,Vin=Vin+=-Vin-,时，可以得出公共电极,(,活动梁,)上的输出电压,V,0,。有：,(2-7),2007,可见输出,V,0,是等效电容值,C,0,及加速度产生的电容变化值,C,的函数，,且,由电容公式：,(2-8),(2-9),其中,d,0,为没有加速度信号作用时的固定电极和活动电极之间的间距，,d,为有加速度信号作用时引起的间距变化量。,2007,将式,(2-9),代入式,(2-7),则输出电压为可表示为,d,与,d,0,的关系：,(2-10),由公式,(2-10),可知，梁的输出电压与,d,0,成反比，而与,d,及输入电压,Vin,成正比。,在实际的单电源电路中，输出电压,Vo,与驱动电压,Vin+,、,Vin-,的关系应是：,2007,(2-11),其中,，,a,为外加的加速度信号,(,且,Vin+,、,Vin-,相位差,180,度,不能同时存在,),当驱动端加上的是如图,2-4,所示的周期为,T,，占空比为,50%,，幅度为,Vm,且互为反相的驱动电压信号时，由式,(2-11),，输出,V0,为：,(2-12),2007,其中，,f(t),是单位周期矩形波函数：,2007,图,2-4,驱动信号波形,可见加速度信号被调制到与驱动信号相同频率，并且是以,Vm,/2,为直流偏置的，以,为振幅的单位周期矩形波为交流,分量的调幅波。,2007,当敏感单元和信号处理电路用导线连接后，会产生寄生效应，如寄生电阻、寄生电感、寄生电容等。通常可以只考虑寄生电容,Cp,连接在差分电容输出的公共电极上时对系统的影响。通过分析推导，在考虑该寄生电容对输出的影响时，实际输出电压,Vo,改写为式,(2-13),。,(2-13),2007,3.,信号调理集成电路工作原理,由上述分析可知，无论是否考虑杂散电容的影响，当有加速度信号作用在差分电容的驱动电极时，会引起活动电极和固定电极之间的间距改变，并有表征加速度信号的电压输出。但是由于从差分电容输出的电信号与输入的加速度信号一样均为低频，甚至是直流信号，而半导体器件的,1/,f,噪声使得放大电路在低频时,(0,10kHz),的噪声特性要比高频率,(10,1000kHz,及更高,),时差很多。为了降低,1/,f,的影响，一般采取将加速度信号调制到噪声特性好的高频段，避开半导体器件信噪比极差的低频区，将信号放大后再将之解调的方法。在本电路中加速度信号的调制是通过在差分电容的驱动电极上加载一个高频方波电压信号实现的。系统结构如图,2-5,所示。,2007,图,2-5,集成加速度传感器电路的系统框图,2007,在电路中，偏置电压和电流源为各级放大器提供合适的参考偏置电压和电流。时钟发生器给梁激励电路提供时钟信号，并为相关双取样电路，电荷泄放电路和解调电路提供满足时序要求的时钟信号；梁激励电路为差分电容的两个固定电极提供相位相反，幅度相同，占空比为,50,的时钟信号,使得差分电容输出信号为调制成与激励信号频率相同，以,为振幅，以单位周期矩形波为交流分量的调幅波。前置放大器将把从公共电极上输出的微弱的已调制的电容变化的信号在送入解调器之前，在较高的频率下进行放大,有利于对,1/,f,噪声的抑制。解调、低频放大及滤波电路的作用是将被调幅的高频信号解调，得到反映差分电容变化的模拟量,并对解调的模拟量进行放大,同时对输出的模拟电平去噪。,2007,2.2,时序产生电路,载波的类型有方波和正弦波两种，根据理论和实测经验得知正弦波的优点有：频率单一，便于带通滤波降噪；对前级放大器的带宽要求较方波的小；传输的失真小。缺点有：正弦载波所载输的信号需要利用开关相敏解调得到，要得到失真小的该信号需要精密的系统基准源；由于产生正弦波需要较大的电容，从而不容易把正弦波发生器集成在芯片内。,方波的优点有：通过利用相关双取样和分频技术便于降噪和抑制漂移；对系统基准源的要求不特别高；方波发生器便于集成。缺点有：为了保证传输的方波失真较小，需要前级运放的带宽较大,(,应该大于方波本身频率的,10,倍以上,),；有脉冲噪声。,2007,本设计选择方波的原因：工艺限制，难于得到精密的基准源；便于使用分频和相关双取样技术降噪和抑制零偏；电路中设计较大带宽的放大器并不太困难；可利用低通滤波去除脉冲噪声。但是载波频率的提高也受到一些限制。首先是载波频率越高，在芯片上寄生的电容就越敏感，从而很容易形成串扰噪声叠加到输出信号上；其次载波频率越高需要选择频带宽、噪声小的放大器，限制了选择载波频率的提高；第三是频率的提高受到电荷泄放开关时间的限制；第四是会消耗更多的功率，导致电路温度的提高，势必影响系统热稳定时间和温度漂移性能。但是，前面已提过，由于需要检测的信号比较微弱，为了确保信号不被,1/,f,噪声,“,淹没,”,和更好的消除低频噪声的影响，需要把微弱的信号用高频载波调制，半导体器件中,1/,f,噪声一般都在,100kHz,以内，所以采用的载波频率应该大于,100kHz,。,2007,图,2-6,振荡电路相关节点波形,2007,为了将加速度信号取出，需要用高频信号对加速度信号进行调制，因此需要两个互为反相的较高频率的交流信号。同时，在后面的处理电路中，需要用到,3,个互不交叠的时钟信号对开关进行控制，因此，考虑对振荡电路产生的高频方波进行二分频，得到一对反相的高频方波用于调制，并利用组合逻辑门将二分频产生的信号和振荡产生的方波组合成互不交叠的信号，用于对开关进行控制。,2007,传感器的固定梳齿需要一对互为反相的高频方波作为驱动信号，在具体的实现当中，利用大宽长比的反相器输出信号，驱动传感器微结构。利用一个,R-S,触发器将二分频之后的信号转换成一对反相时钟信号，作为驱动反相器的控制时钟。,利用简单的组合逻辑结构，将振荡电路产生的时钟和二分频之后的信号组合能够产生四相互不交叠的时钟信号，而在后面的电路当中只需要有三相互不交叠时钟即可，通过电路实现恰当的时钟信号即可，逻辑关系非常简单，只给出在后面应用到的信号的波形，波形示于图,2-7,中。,2007,图,2-7,三相互不交叠时钟波形,2007,图,2-7,中所示为系统正常工作所需各时钟波形，可见各时钟互不交叠，能够保证由时钟,phase1,控制的泄放过程，由,phase2,控制的取样过程，和由,phase4,控制的解调过程独立进行，互不干扰。,2007,2.3,低输入电容缓冲器,寄生电容对混合封装的集成加速度传感器的性能影响非常大，况且有许多寄生电容出现在输入端，如：读出电路的输入电容，互连引入的电容等。为了减小寄生电容和提高性能，一个带有低输入电容单位增益缓冲器被采用去减小寄生电容。,最简单的单位增益缓冲器是源跟随，它消除了栅源电容,然而这种结构不适合我们的应用，因为它的直流输出比输入低一个,Vgs,，所以这个单位增益缓冲器必须有相同的输入输出。,2007,图,2-8,电荷泻放电路图,2007,2.4,前级放大电路,电路中利用高频载波，将输入的加速度信号调制到较高的频率上，这样做的好处是能够尽量减小,1/f,噪声的影响，但是输入的信号仍然是十分微弱的，要在进行解调之前将信号放大一定倍数，在设计中，利用带有反馈环路的运算放大器来实现对输入信号的放大。运放的正向放大电路是非常简单的，对于电路设计较为重要的是运算放大器的设计。,本系统对前级放大器的要求是低噪声、较大的带宽。由于在系统中，前级放大电路后的相关双取样电路可以消除信号的直流漂移，所以对前级放大器的失调电压没有太高要求。基于上述要求设计的前级放大器如图,2-9,所示。,2007,图,2-9,前级运放电路图,2007,从图中可以清晰地看出运放的结构，这是一个带输出级的二级运放，由偏置电流源、差分输入级、高增益级、输出级组成。,从运放的噪声模型可以得到运放的噪声主要有输入级决定，输入级为差分输入结构，它的噪声随输入管跨导的增加而减小，随负载管和尾电流源跨导的增加而增加。,由于,PMOS,的闪烁噪声系数比较小，我们采用,PMOS,做输入管。高增益级的设计是为了增加直流增益，输入级的设计也需要注意问题，输出级决定第二极点，所以为了增加带宽，输出范围，必须要增加输出级跨导。,2007,前级运放的单位增益带宽是本设计中需要考虑的另一个重要指标，在讨论这个问题之前，我们要讨论一下相位裕度，相位裕度就是开环系统中单位增益对应的相位于,-180,的差。当相位裕度为,60,时，反馈系统的阶跃响应出现小的减幅振荡现象，可以提供快速稳定。对于更大的相位裕度，系统更加稳定，但响应时间减慢了，因此相位裕度为,60,是最好的选择。相位裕度的概念只适合小信号，大信号的相应不但和相位裕度有关，还与转换速率等其它有关。这个运放一个三极点系统。频率补偿电容的选择非常重要，电容小，补偿不够，太大，转换速率减小。我们也要折中的选择。下面给出开环时交流扫描，从图,2-10,中可以看出单位增益带宽为,33MHz,直流增益为,109dB,。相位裕度,18,保证电路启动时不会振荡即可。,2007,图,2-10,前级运放开环频率特性,2007,图,2-11,前级放大电路的连接图和瞬态响应,但实际电路中我们采用是放大,15,倍的负反馈连接方式，这种连接方式中电路的相位裕度为,80,他对,250kHz,，,0.1V,方波的瞬态响应如图,2-11,所示：从图中可以看出转换速率为,20V/s,。,2007,2.5,相关双取样和取样解调,相关双取样电路与取样保持电路在系统中的功能是截然不同的，前者是利用电容两端电压不能突变的特性，主要实现的功能是去除低频噪声和将可能叠加在不同直流电压上的小信号偏置到固定电压,(,Vbout,),上；而后者利用电容储存电荷的特性，主要是同步解调的功能。它们的共同之处在于都是开关电容电路。下面将分别介绍其各自的原理和特点。,2007,(1),相关双取样电路,在设计前置放大器时，虽然通过各种方法来提高电路的噪声性能，但,1/f,噪声在较低频率仍然很大；另外在制造时由于各种工艺偏差导致的前置放大器各种失配，在加速度传感器中以零漂,(,直流噪声,),的形式来表示。为了提高系统的性能，很多方法被开发和运用，其中相关双取样法,(Correlative Double Sample),是被广泛使用的电学方法之一。事实上，相关双取样就是对信号进行间隔很近的取样，然后对取样的结果进行相减运算的过程。,相关双取样的原理可以通过图,2-12,具体说明：,2007,图,2-12,相关双取样电路,2007,在图,2-12,中，,Vn,是直流或低频噪声等效输入电压源，,C,1,为相关双取样电容，,S,1,为理想开关，由周期为,T,，占空比为,50,的时钟,CLK,控制，且在,CLK,1,时,S,1,闭合，在,CLK,0,时,S1,关断。设在,NT,到,NT+(1/2)T,时刻，,CLK,1,，,S,1,闭合，忽略电压的建立时间，电压源,Vn,的电压,Vn(t),会被马上记忆到电容,C1,中，有,Vc,1=,Vn(t),，方向如图所示，这时,Vout,=0V,；在,NT+(1/2)T,时刻到,NT+T,时刻，,CLK,=,0,，,S,1,关断，由于系统中没有放电通路，则,C1,上的电压应是,Vn,在,NT+(1/2)T,时刻的电压，,Vout,为,Vn(t),与电容上电压,Vc1,的差，到,(N+1)T,时刻，时钟,CLK,又转换为,1,，,S,1,又开始导通，从而重复以上的过程。,2007,如果,V,n,(t),的周期,时钟,CLK,的周期,T,，则在,时段中，,Vn,(t),Vn(NT+(1/2)T),，则,V,out,0,。,在本电路中，相关双取样电路与前置放大器的连接关系如图,2-13,所示。,图,2-13,相关双取样电路与前级放大器的连接关系,2007,(2),取样保持电路,取样保持电路在本系统中的功能是利用与载波频率相同的开关控制信号实现对高频调制信号的同步解调。该电路的实现形式很简单，只用了一个开关和一个电容。开关用与载波同步的信号,phase4,控制，取样保持电路的输入输出信号如图,2-14,所示。不可避免在本电路的输出的低频信号上会叠加一些与开关频率相同的高频小信号，其主要是因为电容充放电和开关的一些非理想效应导致的。,2007,图,2-14,取样保持电路的输入输出信号,2007,2.6,后级放大和低频滤波,芯片的整体增益为前级放大倍数与后级放大倍数之积的两倍。这里的两倍主要源自于开关泄放电荷时所引入的。信号经过前级运放后，放大倍数还是不够的，所以需要再增加一级放大；还有不同的应用场合需要不同的放大倍数，所以往往在此外接一个可调电容。注意可调电阻不可外接在前级运放上，因为前级部分对噪声的要求很高，相比之下，后级部分对噪声的要求就低一些了。,后级放大电路的主要部分是后级运放，系统对后级运放的要求主要体现在其要有大的输出摆幅和较强的驱动能力。基于上述要求的设计是图,2-15,所示的一部分。该运放是一个,P,沟输入、无缓冲运放的调整电路，它的特点是：,2007,图,2-15,后级运放电路,2007,在动态条件下，输出级不需要大的直流电流就能在输出端有提供电流和吸收电流的能力。显然，其输出摆幅是很大的，如果,PMOS,和,NMOS,过驱动电压都为,0.3V,，可得到后级放大电路的输出摆幅为：,0.3V,4.7V,。后级放大电路在系统中的接法如图,2-15,所示。,前面提到过，从取样保持电路出来的是低频加速度信号，但是其上往往会叠加高频的噪声小信号，为了得到平滑的低频加速度信号，需要在系统的最后加一级无源低通滤波电路，如系统图,2-15,最右边的部分。,2007,值得一提的是，由低通滤波器的传递函数,可以看出，如果电容,C,选的过大会使得信号通过低通滤波器时，幅值降低；同时，信号会有相位延迟，亦即电容选的越大系统响应时间越长。,2007,2.7,偏置电压源与偏置电流源,整个电路系统利用,5V,单电源供电，因此需要为系统设置一个合理的直流偏置电压，用以表征输入的加速度的正负方向。施加在传感器固定电极上的驱动信号为高频反相方波，这种方式的调制，使得输出调制信号的直流偏压在,/2,左右。,作为电路工作过程中的直流偏置，既可以避免使用电平移位电路改变信号偏置增加电路复杂程度，同时可以获得较大的动态范围,/2,2007,电路中偏置电压源需要提供整个电路工作的偏置，因此对偏置电源的驱动能力要求很高，同时，需要考虑输出的电流强度，以及所提供电压的稳定程度。在所查到的资料当中，电路中用到的基准源基本上都是带隙基准源，以达到较好的温度特性，但是采用这种方法要求工艺提供相应的双极型器件的参数，对于我们的工艺条件来说，显然是不适合的。,图,2-16,偏置电压源,2007,分压电阻应尽量保持一致，因此在进行版图设计的时候，需要进行仔细考虑，尽量消除由于工艺离散性引起的不匹配。用作跟随器的运算放大器，要求有较强的驱动能力和一定的输出电流，而对带宽没有很高的要求。设计时要根据具体的电路要求进行调整。经过多次调整结构参数和反复的模拟验证，设计出满足要求的运放。,2007,图,2-17,偏置电流电路,如图,2-17,中所示，偏置电流源共分为三个部分：启动电路，自举基准源，比例电流镜。,2007,2.8,开关的设计,在实际电路中，开关是用工作在开关状态的,MOS,管来实现的。,在相关双取样电路中，也要用到电容对信号进行取样，因而这些非理想特性在本设计中是必须考虑的，而沟道电荷注入,(Channel Charge Injection),以及时钟馈通,(Clock Feedthrough),是其中的主要问题。,一些非理想特性会使,MOS,开关偏离理想开关特性，特别是与电容组合形成取样电路时，这些非理想特性表现更为明显，需要在设计时仔细考虑。,2007,图,2-18,沟道电荷注入现象示意图,2007,图,2-19,沟道电荷注入效应对取样电路的影响,事实上到底有多少电荷被注入到了,CH,，是难以准确估计的，也没有什么软件能精确的模拟出来，在设计时只能尽可能的减少开关管的,W,和,L,，增大取样电容,CH,，来减少误差。,2007,图,2-20,时钟馈通的示意图,2007,图,2-21,加入伪晶体管的取样电路,图中使用了由开关控制时钟的反向时钟控制，源漏短接并与取样电容,CH,相连的伪晶体管,Q,2,，引入与,Q,1,相反的时钟馈通，部分的消除时钟馈通对取样电路影响。一般伪晶体管,Q,2,和开关管,Q,1,的宽长比有,W,2,0.5,W,1,和,L,2=,L,1,的关系。,2007,2.9,整体电路的模拟,图,2-22,整体电路的输入输出波形,2007,2.10,版图设计及后仿真,采用,0.6m,5V,DPDM,混合信号工艺进行版图设计。主要包括芯片布局规划、各组成模块设计、布线、匹配和隔离等，是一个组合规划与巧拼图形的工作。版图设计的各个阶段是与,DRC,和,LVS,验证交互进行的,1.,版图设计的整体规划,为了防止这种噪声的干扰，在本系统版图设计时分别采用模拟电源地和数字电源地，即模拟部分和数字部分的电源线和地线都分开走线。,2007,2.,版图设计对电路性能的影响,版图设计的可靠性,(1),元件尺寸 小尺寸器件边缘的不规则性会引起器件的偏差，增加尺寸可增加两个匹配元件之间的匹配百分比，但尺寸太大时，会增加某些寄生效应，如寄生电容等。,(2),方向 横向工艺的不同,(,扩散梯度、温度梯度、掩模对准偏差等,),会引起器件的不匹配。当元件靠得很近且方向一致时，可减小由于横向工艺误差造成的不匹配。最佳的匹配元件应该形状完全相同、尺寸相同、紧挨且方向一致。,2007,(3),金属布线,大量的失效分析表明，金属化层通过针孔和衬底短路、铝膜布线开路造成的失效不可忽略，所以在设计布线时要采取预防措施。例如尽量减少铝条覆盖面积、采用最短铝条，并且要尽量将铝条布置在厚氧化层上以减少针孔短路的可能。为防止铝条电流密度大造成电迁移失效，要求设计时考虑铝条所能承受的电流大小，以选择合适的铝条宽度，如电源线和地线设计得要宽一些。,(4),版图设计中的热分布问题,据推测，集成电路的芯片温度每升高,25,摄氏度失效率约增加一倍，所以要尽量降低芯片温度。为防止结温过高，功率较大的管子,(,一般用于输出级,),要设计得足够大。在整个芯片上发热元件的布局要均匀，不使热量过分集中于一处。,2007,(5),版图中的寄生参数设计时尽量减小寄生参数，比如将金属线布在厚氧化层上，以减小寄生电容；在满足电流性能要求的前提下，尽量减小器件尺寸，节约芯片面积，同时也减弱了寄生现象对电路的影响。,(6),加强工艺监控 版图设计时专门设计一组微电子测试图形以利工艺监控，及时淘汰不合格产品，调整参数至最佳值。在本设计中，将用到的所有类型的器件都作了测试图形，并令其排布在版图中的空隙处，同一类型器件的测试图形尽可能分布在芯片四周。,2007,模拟电路的版图技术,在主流,CMOS,工艺中必须采用各种设计规则的目的，是在适当的提高电路设计质量的同时提高成品率。另一方面，对于模拟系统，则要采用许多版图方面的预防措施，以便将诸如串扰、噪声、失配等效应减到最小。,叉指晶体管,为了减小,S/D,结面积和栅电阻，沟道宽度大的晶体管常采用,“,折叠,”,的形式。对于沟道非常大的管子，如果采用图,a),所示的简单结构还没用得到要求，就要采用图,b),所示的,“,叉指,”,结构。根据经验，每一个指状晶体管的选择要保证该晶体管的栅电阻小于其跨导的倒数。,2007,图,a),简单的,MOS,晶体管折叠结构,b),使用叉指结构,2007,对称性,全差动电路的不对称会产生输入失调电压，因而限制了可检测的最小信号电平。尽管一些失配不可避免，但如果不充分注意版图中的对称性，就可以产生大的失调电压。对称性的设计还可以抑制共模噪声和偶次非线性效应。我们所关心的器件及周围环境都必须进行对称性设计。,2007,然而，这种布局布线要求比较高，对于一些对称性要求不是特别高的电路，我们可以通过一维交叉耦合的方式得到抑制。如图所示，这里,M1,和,M2,可以由相邻的也可以由间隔的相连而成。经过证明图上面的结构比下面的产生的误差要小。,图,一维交叉耦合,2007,静电保护,在进行压焊点设计时，输入输出以及电源地需要相应的保护电路防止过热、过流以及击穿。尤其在输入端接到,MOS,管的栅极时，更需要保护。如为了提高跨导，栅氧化层厚度很薄，栅氧化层的击穿电压为二十几伏，甚至还要低。,MOS,管的输入电阻接近于无穷大，而栅电容却很小，所以输入端子的静电的静电感应,(,例如摩擦产生的静电,),可在栅上产生很高的电压。当输入端的静电感应电压大于栅氧化层击穿电压时，栅氧化层将被击穿，造成电路永久性损坏。为了防止上述现象的发生，在,MOS,的输入端要加防静电击穿,ESD,的保护电路。,2007,图,二极管保护等效电路,2007,在我们设计的电路中，都采用这种结构的保护电路。另外需要说明的是，用作电源保护时二极管,D,1,不起作用，因而也可以简化为如下形式,(,如图所示,),。,图,VDD,保护等效电路,2007,2.11,整体版图的设计,由于我们电路设计和测试的一些要求，所以在作每一个电路模块的版图设计时都本着尽可能提高的电路性能的思想，仔细设计每一个器件的尺寸、形状及位置等有关因素。待各个电路模块按要求设计完毕后，进行总体的布局布线。,必须要作,DRC,和,LVS,，,DRC,保证了版图设计不违反工艺规则，,LVS,保证了版图与电路图的一致性，也即保证了版图的正确性。,2007,2.12,后仿真,后仿真也是芯片设计中一个非常重要的步骤，通过后仿真，我们可以大概看出我们设计的版图性能。如果达不到我们的性能要求，则需要改动版图，更甚的情况，有可能要对电路进行改动。通过这些方法来保证我们设计的电路能满足我们的要求。整体电路的后仿真结果如图所示。,从图中我们可以看到,10mg,的小信号可以清晰地分辨出来，但是还存在一些直流的失调，我们可以通过调整后级的偏置电压来消除这个失调。后仿的结果基本满足了我们的性能要求，具体的性能参数有待于实际测量。,2007,图,后仿真的输入输出,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,2007,