组成原理实验课件--存储器.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,1,实验三：存储器实验,2,实验目的,理解计算机主存储器的功能、组成知识；,熟悉,ROM,芯片和,RAM,芯片在功能和使用方法等方面的相同和差异之处；,理解并熟悉通过字、位扩展技术实现扩展存储器容量的方法。,了解如何通过读写存储器的指令实现对,58C65 EEPROM,芯片的读写操作。,3,实验说明,教学计算机的主存储器用静态存储器芯片实现，由,8,千字的,ROM,区和,2,千字的,RAM,区组成，分别由,2,片,58C65,（,EEPROM,芯片）和,2,片,6116,（,RAM,芯片）实现。,ROM,芯片用来存放监控程序，,RAM,芯片用来存放用户程序和数据，以及用作监控程序临时数据和堆栈区。可以安装另外两个芯片用来实现对存储器容量进行扩展。,主存字长,16,位，按字寻址方式读写。,4,内存储器和接口电路,每,2,个,8,位的芯片合成一组用于组成,16,位长度的内存字。,5,教学计算机主存储器的设计,教学计算机采用单总线结构，,16,位的地址总线（记为,AB15 AB0,），,16,位的数据总线（记为,DB15 DB0,）,和简化的控制总线：,时钟信号：与,CPU,时钟同步，简化设计,读写信号：由,/MIO,，,REQ,和,/WE,译码生成,内存和,IO,读写信号。,6,（,1,）,地址总线AB15AB0,）,地址总线提供读写内存用,16,位地址，读写输入,/,输出接口用,8,位地址。,教学机的指令格式和教学机本身的特性，决定了将送往地址寄存器的地址信息只能由,ALU,输出。,7,TH-union,教学计算机系统组成框图,8,（,2,）数据总线,（,DB15 DB0,）,数据总线是计算机各部件之间完成数据传送的线路。,出于教学机器件安全需要，教学机通过两片,74LS245,器件把数据总线隔断为内部总线,IB,与外部总线两部分。,9,9,RAML 6116,ROML 58C65,RAMH 6116,ROMH 58C65,MWR,WE,WE,A10A0,D15D8,D7D0,A12A0,A12A0,A10A0,A10A0,OE,CS,CS,OE,OE,OE,CS,CS,Y1,Y1,Y0,Y0,D15D8,D7D0,地址总线,数据总线,WE,WE,MRD,MRD,地址总线的低,13,位送到,ROM,芯片的地址线引脚（,RAM,芯片只使用地址总线的低,11,位），用于选择芯片内的一个存储字。用于实现存储字的高位字节的,2,个芯片的数据线引脚、实现低位字节,2,个芯片的数据线引脚分别连接在接到数据总线的高、低位字节，是实现存储器数据读写的信息通路。,10,（,3,）,控制总线,10,1B 1A 1G,DC3 139,2B 2A 2G,1Y0 1Y1 1Y2 1Y3,2Y0 2Y1,REQ WE GND,MIO,MWR MRD WR RD,MMREQ IOREQ,74LS139,：双,2-4,译码器,TH-union,内存,控制信号,用一片双,2-4,译码器器件,74LS139,给出。,11,/MIOREQ/WE,0 0 0,内存写,/MWR,0 0 1,内存读,/MRD,0 1 0I/O,写,/WR,0 1 1I/O,读,/RD,1 X X,不用,12,TH-union,内存片选信号,DC5,138,A15,A14,A13,GND,MMREQ,VCC,C,B,A,G2A,G2B,G1,Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7,00001FFF,20003FFF,40005FFF,60007FFF,80009FFF,A000BFFF,C000DFFF,E000FFFF,DC5 74LS138:3-8,译码器,另外一片,74LS138,译码器芯片接收地址总线低位字节的最高,4,位地址信息（最高一位恒定为,1,），当需要接口电路工作时，由这片译码器产生接口芯片的,8,个片选信号，已选择哪一个接口电路可以读写。其中,808F H,已分配给串行口。其中第,1,路串行口的,I/O,端口地址确定为,80H,和,81H,。,13,TH-union,接口片选信号,14,（,4,）系统时钟及时序,用,1.8432MHz,的晶振经分频得到的,307.2kHz,作为系统时钟，用于驱动,CPU,、,I/O,总线，保持,CPU,与内存、,I/O,读写同步进行。,系统时钟,CPU,内部的某些寄存器，通常在时钟脉冲上升沿完成接收数据,的操作。这意味着每个时钟脉冲时间对应一条微指令的时间，即,一个微指令周期。只有运算器的通用寄存器是用时钟脉冲的低电,平接收输入数据的。,3.26us,15,（,5,）教学机内存空间分配：,01FFFH 8K16,位的,ROM,（用两片,58C65,，,8K8,构成）,200027FFH 2K16,位的,RAM,（用两片,74LS6116,，,2K8,构成）,DC5,138,A15,A14,A13,GND,MMREQ,VCC,C,B,A,G2A,G2B,G1,Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7,00001FFF,20003FFF,40005FFF,60007FFF,80009FFF,A000BFFF,C000DFFF,E000FFFF,可扩展内存储器地址范围,8K,用于存放监控程序,用于存放用户程序和数据,16,8,8,13,低,8,位数据,高,8,位数据,58C65,8K8,58C65,8K8,6116,2K 8,3-8,译码器,高,3,位 低,13,位地址,6116,/CS,0,/CS,1,/WE,0,1FFFH,2000H,27FFH,CS,7,CS,0,地址寄存器（,AR,）,8,11,8,13,13,RAM,ROM,AB,15,AB,13,AB,12,AB,0,教学计算机的存储器组成,17,为访问,8192,个存储单元，需要使用,13,位地址，应把地址总线的低,13,位地址送到每个,58C65,存储器芯片的地址引脚；,为访问,2048,个存储单元，需要使用,11,位地址，应把地址总线的低,11,位地址送到每个,6116,存储器芯片的地址引脚；,对地址总线的高,3,位译码，产生的译码信号送相应的存储器芯片的片选信号引脚,/CS,，用于选择让哪一个地址范围的存储器芯片工作。,还要向存储器芯片提供读写控制信号,/WE,，以区分是读、还是写操作，,/WE,信号为高电平是读，为低是写。,18,对主存RAM,区，在给出,/CS,片选信号的同时，还需要给出读写操作命令信号,/WE,。,/WE,为低是写，为高是读。,6116,芯片还有一个,/OE,控制信号，已接地。,对主存,ROM,区的访问，与读写,RAM,区有,2,点不同。,（,1,）还必须使用,EEPROM,芯片的输出允许信号,/OE,，执行读操作时，应使,/OE,信号为低电平，执行写操作时，应使,/OE,信号为高电平，以便控制,EEPROM,芯片进入编程（写入）操作状态。,（,2,）对,EEPROM,芯片进行一次编程（写入）操作占用的时间要足够长，约几百个微秒，开始首先完成对相应单元原有的内容的擦除操作，接下来再用相对较长的时间把新的内容写进去。这可以通过执行一段循环子程序的办法来达到延时等待目的。,（,6,）教学机,RAM,和,EEPROM,存储器芯片在读写控制、写入时间方面的同异之处,19,扩展存储器芯片的安装位置,20,扩展用的引线接插孔,21,实验内容,要完成,存储器容量扩展,的教学实验，需为扩展存储器选择一个地址，并注意读写和,/OE,等控制信号的正确状态；,用监控程序的,D,、,E,命令对存储器进行读写，比较,RAM,（,6116,）、,EEPROM,（,58,系列芯片）在读写上的异同；,用监控程序的,A,命令编写一段程序，对,RAM,（,6116,）进行读写，用,D,命令查看结果是否正确；,用监控程序的,A,命令编写一段程序，对扩展存储器,EEPROM,（,58,系列芯片）进行读写，用,D,命令查看结果是否正确；如不正确，分析原因，改写程序，重新运行；,22,实验步骤,检查,FPGA,下方的插针要按下列要求短接：,标有“,/MWR”“RD”,的插针左边两个短接，,标有“,/MRD”“GND”,的插针右边两个短接，,标有,ROMLCS,和,RAMLCS,的插针短接。,2.RAM,（,6116,）支持即时读写，可直接用,A,、,E,命令向存储器输入程序或改变内存单元的值。,RAM,中的内容在断电后会消失，重新启动实验机后会发现内存单元的值发生了改变。,23,24,3.,先将教学计算机的电源关闭，再将扩展的,ROM,芯片（,27,或,28,系列或,28,的替代产品,58C65,芯片）插入标有“,EXTROMH”,和“,EXTROML”,的自锁紧插座，要注意芯片插入的方向，,带有半圆形缺口的一方朝左插入。如果芯片插入方向不对，会导致芯片烧毁。然后锁紧插座。,4.,将扩展芯片右边的插针按下列方式短接：将,EXTROML,芯片右上方的标有“,WE”,和“,A11”,的插针下面两个短接，将它右边标有“,TEC”“/CS”“FPGA”,的三个插针左边两个短接，标有,XTROMLCS,的插针短接，标有“,TEC”“OE”“GND”“FPGA”,的四个插针左边的两个横着短接（写）；,25,扩展存储器,ROM,ROM,RAM,设置跳线,设置跳线,设置地址跳线,设置数据跳线,内存储器部件,26,5.,在第四步中将标有“,TEC”“/CS”“FPGA”,的三个插针左边两个短接表示扩展的,ROM,的内存地址是从,4000H,开始，可用空间是,4000H5FFFH,，用户可在这个范围内输入程序或改变内存单元的值。也可以将这个插针断开，将标有,/CS,的圆孔针与标有,MEM/CS,的一排圆孔针中的任意一个用导线相连；注意连接的地址范围是多少，用户可用的地址空间就是多少。,6.,将标有“,DataBus 15,8”,和“,DataBus 7,0”,的数据总线的指示灯下方的插针短接；,7.,将标有“,AdressBus 15-8”,和“,AdressBus 7-0”,的地址总线的指示灯下方的插针短接；,27,注意：,58C65,芯片和各跳线帽都按要求放置好后，可以给教学计算机通电。,8.58C65,的读操作和一般的,RAM,一样，而其写操作，需要一定的时间，大约为,1,毫秒。因此，需要编写一延迟子程序，在对,EEPROM,进行写操作时，调用该子程序，以完成正确的读写。,注意：,实验完成后，将,FPGA,下方的标有“,/MWR”“RD”,的插针改成右边两个短接。,28,实验报告要求：,实验目的，实验内容步骤，实验结果、实验结果的分析，对遇到的各种现象的分析，如何排除故障，自己在这次实验的心得体会与收获。并回答如下思考题,思考题：,1,）为何能用,E,命令直接写,EEPROM,存储器,58C65,的存储单元，而,A,命令则有时不正确；,2,）先用,E,命令将,5000H,开始的连续几个内存单元的内容改写后，再修改延时子程序，将其延时改短，可将延时子程序中,R3,的内容赋成,000F,或,0FFF,等，再看运行结果。分析原因。,29,3,）画出,TH-union,教学计算机,CPU,与存储器的连接图（包括已经实现的只读存储区芯片和随读存储区芯片以及实验时可以扩展的存储区芯片）。画图并分析这,3,组存储器芯片对应的地址范围，要求将,16,进制地址范围写成相应的二进制地址码。,实验时可以扩展的存储区要求：若扩展内存的起始地址从,4000H,开始，扩展容量,8K,字，采用,8K8,位的芯片。,30,