第六章 单片机并行扩展技术.ppt

单击此处编辑母版标题样式,*,第六章,MCS-51,并行扩展技术,南工大 信息学院 电子系,2009-04-19,6-1,存储器总线扩展,6-2 IO,扩展,主 要 内 容,一、,MCS-51,总线扩展结构,1,、单片机系统结构,6-1,存储器扩展,2,、单片机总线扩展结构,（,1,）,地址线与存储器容量的关系,A7A0,：,8,根地址线，有,2,8,=256,个单元,A9A0,：,10,根地址线，有,2,10,=1KB,A10A0,：,11,根地址线，有,2,11,=2K,A11A0,：,12,根地址线，有,2,12,=4K,A12A0,：,13,根地址线，有,2,13,=8K,等等,（,216,位地址,/8,位数据的形成,51,系列单片机,P0,口和,P2,口既是通用,I/O,口，同时,P0,口还是,分时复用,的,双向数据总线,和,低,8,位地址总线,（一般需要加一级锁存器），而,P2,口则是,高,8,位地址总,线,。,低,8,位地址和数据的区分：,ALE,高电平信号与,P0,口有,效地址信号同时出现，,ALE,下降沿,时锁存低,8,位地址，,ALE,低电平时,P0,口为数据。,高,8,位地址的形成：,有,P2,口送出高,8,位地址，,A15A8,，在执行,MOVX,、,MOVC,指令时,P2,口数据作,为地址送出，常用来作为,RAM,、,ROM,的片选信号。,（,3,）地址锁存器,-74LS373,（,8D,三态同相锁存器）,引脚功能：,D7D0,：,8,位并行数据输入端,Q7Q0,：,8,位并行数据输出端,G,：为,1,时,D,端数据,=Q,端数据，为,0,时,Q,端数据保持。,：片选端，低电平有效,74LS373,的引脚和示意图：,真值表：,G D Q,LHHH,LHLL,LL,不变,H,高阻,-,半导体存储器的分为：,RAM,和,ROM,(1)RAM,分为,静态,RAM,（,SRAM,）和,动态,RAM,（,DRAM,）两种。,SRAM:,读写速度快，但是成本高；所以只在要求很苛刻,的地方使用，譬如,CPU,的一级缓冲，二级缓冲；,DRAM,：速度比,SRAM,慢但还是要比,ROM,快，目前计算,机内的主存储器都是,DRAM,。种类比较多：,SDRAM,，,DDR RAM,，,DDR SDRAM,(2)ROM,：,ROM,，,EPROM,，,EEPROM,，,FLASH,3,、典型,RAM,和,ROM,芯片,6116-2K SRAM,6116,引脚功能,A0,A10,地址线,CE,选片,OE,读,D0,D7,数据线,A7,A6,A5,A4,A3,A2,A1,A0,D0,D1,D2,GND,Vcc,A8,A9,WE,OE,A10,CE,D7,D6,D5,D4,D3,6116,写,WE,3,）,6116,的引脚结构,有,Intel,公司的,2716(2K,8),、,2732(4,K,8),、,2764(8,K,8),、,27128(16,K,8),、,27256(32,K,8),、,27512(64,K,8),等。,2732-4K EPROM,2732,引脚功能,A0-A11,地址线,CE,选片,OE/Vpp,输出允许,/,编程电源,O0-O7,数据线,A7,A6,A5,A4,A3,A2,A1,A0,O0,O1,O2,GND,Vcc,A8,A9,A11,OE/Vpp,A10,CE,O7,O6,O5,O4,O3,2732,4,）,典型的,EPROM,芯片,1,、存储器扩展的基本问题。,1,）扩展容量,：,16,根地址线最大可扩展到,64K,2,）扩展要解决的问题,：地址线、扩展芯片在,64K,范围内所占的地址范围,3,）存储器扩展的编址,：存储芯片片的选择、片内单元的编址,4,）选择芯片的方法,：片选技术,2,、存储器扩展的片选技术,一般产生片选有两种方法,:,线选法,和,译码法。,二、存储器扩展的基本方法,（,1,）线选法,线选法用低,位地址线对片内的存储单元进行寻址,，所需的,地址线由片内地址线决定，用余下的,高位地址线分别接至芯片,的片选端,，以区分各芯片的地址范围。,例如要扩展,8K,容量的外,RAM,，地址线和片选如下：,地址线,：,log,2,(8,K),log,2,（,2,13,）,13,条,(A,12,A,0,),片选线：,余下的,A,15,A,13,分别接至芯片的片选端。,A,15,A,13,轮流 出现低电平，可保证一次只选一片。,用线选法扩展存储器的缺点,各芯片间地址不连续。而习惯上使用连续地址,如,24,K,范围地址从,0000H,到,5FFFH,。,有相当数量的地址不能使用,否则造成片选混乱。,例,扩展三片,2K,存储芯片，试用线选法给出接线图和地址。,分析,：,显然要,11,根地址线和,3,根片选线，分配如下,低位地址线：,P0.7P0.0-A7A0,，,P2.2P2.0-A10A8,，,合成,11,根地址线；,高位地址线：,P2.5,、,P2.4,、,P2.3-A13,、,A12,、A11,，作,3,片的片选，,余下：,P2.7,、,P2.6,不用，取,00,扩展接线结构如图：,编址：,P2.7,、,P2.6,、,P2.5,、,P2.4,、,P2.3,、,P2.2,、,P2.1,、,P2.0 P0.7P0.0,1,号片,00 1 1 0 0 0 0 00H,00 1 1 0 1 1 1 FFH,2,号片,00 1 0 1 0 0 0 00H,00 1 0 1 1 1 1 FFH,3,号片,00 0 1 1 0 0 0 00H,0 0 0 1 1 1 1 1 FFH,显然，三片的地址范围是：,1,号片,3000H37FFH,2,号片,2800H2FFFH,3,号片,1800H1FFFH,（,2,）译码法,译码法将低位地址总线直接连至各芯片的地址线,将高位地,址总线经地址译码器译码后作为各芯片的片选信号,。,一般使用,2/4,译码器、,3/8,译码器，对,P2,口高位地址线进行译,码,，适用于大规模扩展。,2/4,译码器、,3/8,译码器的引脚图：如图所示,74LS139 74LS138,A,B,C,G,2A,G,2B,G,Y,7,GND,Vcc,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,1 16,2 15,3 14,4 13,5 12,6 11,7 10,8 9,74LS138,1G,1A,1B,1Y,0,1Y,1,1Y,2,1Y,3,GND,Vcc,2G,2A,2B,2Y,0,2Y,1,2Y,2,2Y,3,1 16,2 15,3 14,4 13,5 12,6 11,7 10,8 9,74LS139,74LS138,真值表,例如：在上例中同样扩展三片,2K,存储芯片，采用译码法,低位地址线：,同前,P0,口,A7A0,，,P2,口,A10A8,，合成作为,11,根地址线,2/4,译码器作为片选,高位地址线：,P2,口,A12,、,A11,，作为译码器输入，利用,2/4,译 码输出端,Y0,、,Y1,、,Y2,作为片选。,三个信号作为,3,片芯片的片选，实际上可选,4,片，本例只需,3,片,扩展接线结构如图：,编址：,P2.7,、,P26,、,P2.5,、,P2.4,、,P2.3,、,P2.2,、,P2.1,、,P2.0 P0.7P0.0,1,号片,00 0 0 0 0 0 0 00H,00 0 0 0 1 1 1 FFH,2,号片,00 0 0 1 0 0 0 00H,00 0 0 1 1 1 1 FFH,3,号片,00 0 1 0 0 0 0 00H,0 0 0 1 0 1 1 1 FFH,显然，三片的地址范围是：,1,号片,0000H07FFH,2,号片,0800H0FFFH,3,号片,1000H17FFH,3/8,译码器作为片选,高位地址线：,P2,口,A13,、,A12,、,A11,，作为译码器输入，利用,3/8译码输出端,Y0,、,Y1,、,Y2,三个信号作为,3,片 芯片的片选，实际上可选,8,片，本例只需,3,片,扩展接线结构如图：,编址：,P2.7,、,P2.6,、,P2.5,、,P2.4,、,P2.3,、,P2.2,、,P2.1,、,P2.0 P0.7P0.0,1,号片,00 0 0 0 0 0 0 00H,00 0 0 0 1 1 1 FFH,2,号片,00 0 0 1 0 0 0 00H,00 0 0 1 1 1 1 FFH,3,号片,00 0 1 0 0 0 0 00H,0 0 0 1 0 1 1 1 FFH,显然，三片的地址范围是：,1,号片,0000H07FFH,2,号片,0800H0FFFH,3,号片,1000H17FFH,三、存储器扩展实例,1,、,扩展外,ROM,1,）扩展一片,4K,容量的,EPROM,，,2732,地址线：,A11A0,，共,12,根，接,8031,的,P2.3.P2.0,，,P0.7P0.0,片选线：,P2.7P2.4,，不用，取,0,值，,2732,片选端直接接地，常选中。,扩展接线结构如图：,数据线：,P0.7P0.02732,的,D7D0,控制线：,PSEN2732,的,OE,端，,ALE,锁存器,74LS373,门控端,G,2732,的地址范围：,0000H0FFFH,2,）线选法扩展二片,2K,容量的,EPROM,，,2716,，共,4K,地址线：,A10A0,，共,11,根，接,8031,的,P2.2P2.0,，,P0.7P0.0,片选线：利用,P2.3,，加一个非门，接存储芯片的片选端，既可完成,2,片的选择，而,P2.72.4,，取,0,值,数据线：,P0.7P0.0,分别接,2,片,2732,的,D7D0,控制线：,PSEN,分别接,2,片,2732,的,OE,端,ALE,锁存器,74LS373,的门控端,G,扩展的接线如下页图所示：,2732,的地址范围：,1,号片,0000H07FFH,2,号片,0800H0FFFH,扩展的接线如下页图所示：,2,、,扩展外,RAM,1,）扩展一片,2K,容量的,RAM,，6116,地址线：,A10A0,，共,11,根，接,8031,的,P2.2P2.0,，,P0.7P0.0,片选线：,P2.7P2.3,，不用，取,0,值，因为只扩展,1,片，,6116,片选端直接接地，常选中,数据线：,P0.7P0.06116,的,D7D0,控制线：,WR6116,的,WE,端,RD6116,的,OE,端,ALE,锁存器,74LS373,的门控端,G,6116,的地址范围：,0000H07FFH,2,）线选法扩展二片,2K,容量的,RAM,，,6116,，一片,4K,容量的,ROM,，,2716,接线图如下页所示：,扩展一片,2K,容量的,RAM,，,6116,线选法扩展二片,2K,容量，,6116,，一片,4K,容量，,2716,2716,：,0000H07FFH,6116,（,1,）：,0000H07FFH,6116,（,2,）：,0800H0FFFH,1,、在不用,373,锁存的情况下，用线选法最多可扩展几片,8255,？,2,、在已用,AD15,作为片选口扩展了,32K,外部,RAM,的情况下，如何再扩展两片或者两片以上的,8255,，怎么连线？,思考题,6-1 I/O,的扩展,例,：用,4,个发光二极管对应显示,4,个开关的开合状态。,如,P1.0,合则,P1.4,亮。,MCS-51,P1.7,P1.6,P1.5,P1.4,P1.3,P1.2,P1.1P1.0,1.,无条件传送方式：指示灯立即反映开关状态。,ORG 0000H,AJMP MAIN,ORG 0100H,MAIN,：,ORL A,，,#0FH,MOV P1,，,A,MOV A,，,P1,SWAP A,MOV P1,，,A,SJMP MAIN,一、,IO,直接使用,2.,中断传送方式：,先设好开关状态，然后发出中断请求信号，改变指示灯亮灭状态。,ORG 0000H,AJMP MAIN,ORG 0003H,AJMP IOINT,ORG 0100H,MAIN,：,SETB IT0,SETB EX0,SETB EA,HERE,：,SJMP HERE,ORG 0500H,IOINT,：MOV A,，,#0FFH,MOV P1,，,A,MOV A,，,P1,SWAP A,MOV P1,，,A,RETI,P1.7,P1.6,P1.5,P1.4,P1.3,P1.2,P1.1,P1.0,INT0,MCS-51,K,+5V,二、为什么要扩展,IO,接口：,三、,IO,扩展的相关技术：,1,、接口与端口；,2,、总线隔离技术；,3,、,IO,编址技术：独立和统一；,四、,IO,的控制方式,:,1,、无条件传送；,2,、查询方式；,3,、中断方式；,用,74,系列器件扩展并行,I/O,口，常用并行,I/O,扩展芯片，如,74LS244,、,74LS245,、,273,、,74LS377等,1,、,74LS377,（输出）,五,简单,I/O,口扩展,2,、,74LS244,（输入）,高位地址组合法，如图所示：,3,、扩展实例,输入：,74LS244,扩展,K0K7,并由,P2.0+RD,端，全,0,时，,74LS244,选通读入,K0K7,状态。,实现：,MOV DPTR,，,#FEFFH,MOVX A,，,DPTR,；读入,输出：,74LS273,扩展,LED0LED7,并由,P2.0+WR,端，全,0,时，,74LS273,将,P0,口数据送出，控制,LED0LED7,实现：,MOVX DPTR,，,A,；输出,1,、,8255A,的基本性能,可编程外设接口电路（,Programmable Peripheral Interface),简称,PPI,，型号为,8255,（改进型为,8255A,及,8255A-5,），具有,24,条输入,/,输出引脚、可编程的通用并行输入,/,输出接口电路。,8255A,具有三个相互独立的输入,/,输出通道：,通道,A,、通道,B,、通道,C,。,A,，,B,，,C,三通道可以联合使用，构成单线、双线或三线联络信号的并行接口。,此时,C,口完全服务于,A,、,B,口。,A,口有三种工作方式：方式,0,、方式,1,、方式,2,。,B,口有两种工作方式：方式,0,、方式,1,。,六 可编程并行接口,8255A,8255A,内部结构由以下四部分组成：,数据端口,A,、,B,、,C,；,A,组控制和,B,组控制；,读,/,写控制逻辑电路；,数据总线缓冲器。,结构如图所示,2,、,8255A,内部结构,端口,A,：,包括一个,8,位的数据输出锁存,/,缓冲器和一个,8,位的数据输入锁存器，可作为数据输入或输出端口，并工作于三种方式中的任何一种。,端口,B,：,包括一个,8,位的数据输出锁存,/,缓冲器和一个,8,位的数据输入缓冲器，可作为数据输入或输出端口，但不能工作于方式,2,。,端口,C,：,包括一个,8,位的数据输出锁存,/,缓冲器和一个,8,位的数据输入缓冲器，可在方式字控制下分为两个,4,位的端口（,C,端口上和下）每个,4,位端口都有,4,位的锁存器，用来配合端口,A,与端口,B,锁存输出控制信号和输入状态信号，不能工作于方式,1,或,2,。,A,组和,B,组控制的作用如下：,A,组控制逻辑控制端口,A,及端口,C,的上半部；,B,组控制逻辑控制端口,B,及端口,C,的下半部。,方式选择控制字：,C,端口置,1,置,0,控制字：,端口,C,的数位常常作为控制位来使用，所以，在,设计,8255A,芯片时，应使端口,C,中的各位可以用置,1,置,0,控制字来单独设置。其具体格式如下图所示。,注意：,C,端口置,1,置,0,控制字尽管是对端口,C,进行操,作，但此控制字必须写入控制口，而不是写入,C,端口。工作方式：,1,）方式,0,是一种基本输入或输出方式，它适用于无需握手信号的简单输入输出应用场合，端口,A,、,B,、,C,都可作为输入或输出数据使用，输出有锁存而输入无锁存。,2,）方式,1,也称选通的输入,/,输出方式。在这种方式下，无论是输入还是输出都通过应答关系实现，这时端口,A,或,B,用作数据口，端口,C,的一部分引脚用作握手信号线与中断请求线。,若端口,A,工作于方式,1,则,B,可工作于方式,0,；,若端口,B,工作于方式,1,则,A,可工作于方式,0,或余下的,13,位可工作于方式,0,；,若端口,A,和,B,同时工作于方式,1,端口,C,余下的两位还可用于传送数据或控制信号。,3,）方式,2,也称选通的双向,I/O,方式，仅适用于端口,A,，这时,A,口的,PA7-PA0,作为双向的数据总线，端口,C,有,5,条引脚用作,A,的握手信号线和中断请求线，而,B,口和,C,口余下的,3,位仍可工作于方式,0,或,1,。它可以认为是方式,1,输出和输入的组合但有以下不同：,(1),当,CPU,将数据写入,A,口时，尽管,OBF,变为有效，但数据并不出现在,PA7-PA0,上，只有外设发出,ACK,A,信号时，数据才进入,PA7-PA0,。,(2),输出和输入引起的中断请求信号都通过同一引脚输出，,CPU,必须通过查询,OBF,和,IBF,状态才能确定是输入引起的中断请求还是输出引起的中断请求。,(3),ACK,A,和,STB,A,信号信号不能同时有效，否则将出现数据传送“冲突”。,如图所示为,MCS-51,和,8255A,的一种接口逻辑。,PA,口、,PB,口、,PC,口、控制口的地址分别为：,7FFCH,、,7FFDH,、,7FFEH,、,7FFFH,。,3,、,MCS-51,和,8255A,的接口方法,假设图中,8255A,的,PA,口接一组开关，,PB,接一组指示灯，,如果，要将,MCS-51,的寄存器,R2,的内容送指示灯显示，将开关状,态读入,MCS-51,的累加器,A,，则,8255,初始化和输入,/,输出程序如下：,ORG 1000H,R8255,：,MOV DPTR,，,#7FFFH,；,MOV A,，,#98H,MOVX DPTR,A,MOV DPTR,#7FFDH,MOV A,R2,MOV DPTR,A,MOV DPTR,#7FFCH,MOVX A,DPTR,RET,与,8255A,相比，,8155,具有更强的,功能，可,以,扩展单片机的,I/O,口、定时器、外部数据存储,器,RAM,。,1,、,8155,芯片的构成,1,）逻辑结构,2,）引脚图,3,）接口信号,七 可编程并行接口芯片,8155,8155,芯片的内部结构,256B,静态,RAM,A,定时器,B,C,口,A,PA0PA7,口,B,PB0PB7,PC0PC5,口,C,IO/M,AD0AD7,CE,ALE,RD,WR,RESET,定时器输入,定时器输出,接单片机,接外设,接外设,接外设,8155,引脚功能,PC3,PC4,PC5,IO/M,CE,RD,WR,ALE,AD0,AD1,AD2,AD3,AD4,AD5,AD6,AD7,Vss,Vcc,PC2,PC1,PC0,PB7,PB6,PB5,PB4,PB3,PB2,PB1,PB0,PA7,PA6,PA5,PA4,PA3,PA2,PA1,PA0,8155,TIMER IN,RESET,TIMER OUT,AD0-AD7,三态地址,/,数据线,IO/M,端口,/,存储器选择,RD,读,ALE,地址锁存允许写,WR,选片,CE,定时器输入,TIMER IN,定时器输出,TIMER OUT,PA0-PA7,A,口端口线,PB0-PB7,B,口端口线,PC0-PC5,C,口端口线,PA0-PA7,端口,A,的,I/O,线（,8,位，接外设）,PB0-PB7,端口,B,的,I/O,线（,8,位，接外设）,PC0-PC5,端口,C,的,I/O,线（,6,位，接外设）,AD0-AD7,三态地址,/,数据复用线（,8,位，一般接单片机,P0,口，,CPU,与,8155,之间的地址、数据、命令、状态等信号都通过它来传送）,端口,/,存储器 选择控制,“,0,”,选择片内,RAM,“,1,”,选择片内,I/O口,TIMER IN,8155,片内定时器,/,计数器的计数脉冲输入引脚,TIMER OUT,8155,片内定时器,/,计数器的计满回零输出引脚,分别是对,8155,片内的,RAM,或,I/O,口的的读、写控制信号,ALE,地址锁存引脚,选片,RESET,复位引脚,IO,/M,RD,、,WR,CE,RAM,地址,-,当,IO/M,加低电平：,此时,AD0-AD7,上得到的地址值是指,8155,的某一,RAM,单元的地址，地址范围是：,0000 0000-1111 1111,分别指向,8155 RAM,的,256,个存储单元。,I/O,口地址,-,当,IO/M,加高电平：,此时,AD0-AD7仅用到低三位,AD2,、,AD1,、,AD0,）上得到的地址值是指,8155,的某一,I/O,口,的地址，具体端口地址分配是：,2,、,8155,的,RAM,和,I/O,口地址,8155,的,RAM,和,I/O,口编址,AD7 AD6 AD5 AD4 AD3 AD2 AD1AD0,I/O,端口,0 0 0,命令,/,状态寄存器,0 0 1,PA,口,0 1 0,PB,口,0 1 1,PC,口,1 0 0,计数器低,8,位,1 0 1,计数器高,6,位,1,）,8155,内,RAM,的使用：,与一般外部数据存储器的使用基本一样，唯一区别是,事先要使,IO/M,为低电平,。,2,）,8155,各端口的使用：,A,、,B,、,C,各端口可工作于不同的工作方式，使用前要进行初始化（写命令字到命令口）。,3,、,8155,的使用,1,）以高位地址直接作为,IO/M,信号扩展，,接口电路非常简单，基本上是相同信号对接，如图：,8031,8155,RESET,RD,WR,ALE,P2.4,P0.0,P0.1,P0.2,P.03,P0.4,P0.5,P0.6,P0.7,RESET,RD,WR,ALE,IO/M,CE,AD0,AD1,AD2,AD3,AD4,AD5,AD6,AD7,口,A,PA0PA7,口,B,PB0PB7,PC0PC5,口,C,4,、,扩展电路的连接实例,2,）,多芯片扩展,8031,373,G,2716,6116,(2),6116,(1),8155,P0,P2.2-P2.0,PSEN,ALE,WR,RD,A,B,C,G2A,G2B,G1,P1.0,A0A7,A8A10,D7D0,D7D0,D7D0,CE,CE,CE,OE,A0A7,A8A10,WE,WE,OE,OE,WE,RD,ALE,AD0AD7,CE,Y2,Y1,Y0,+5V,IO/M,PA,PB,PC,P2.3,P2.4,P2.5,P2.6,P2.7,上图中的各扩展地址分别为：,8155,：,0000H,、,0001H,、,、,0005H,8031,的,P2.7-P2.3=00000,时，选中,8155,，在此前提下，当,8031,的,P0,口输出地址是,XXXXX000-XXXXX101,，且,IO/M=1,时，选,中,8155,的各端口，即：,当,IO/M=0,时，选中,8155,的,RAM,单元，所以：,其内部,RAM,地址范围是：,0000H-00FFH,。,P2.7,P2.0 P0.7,P0.0,端口,0 0 0 0 0,0 0 0 0 0 0 0 0 0 0 0,（,0000H,）命令口,0 0 0 0 0,0 0 0 0 0 0 0 0 0 0 1,（,0001H,）,PA,口,0 0 0 0 0,0 0 0 0 0 0 0 0 0 1 0,（,0002H,）,PB,口,0 0 0 0 0,0 0 0 0 0 0 0 0 0 1 1,（,0003H,）,PC,口,0 0 0 0 0,0 0 0 0 0 0 0 0 1 0 0,（,0004H,）计数器低,0 0 0 0 0,0 0 0 0 0 0 0 0 1 0 1,（,0005H,）计数器高,6116,（,1,）：,0800H-0FFFH,6116,（,2,）：,1000H-17FFH,分析：,根据,74LS138,，,8031,的,P2.7-P2.3=00001,时，,选中,6116,（,1,），,在此前提下，,加上,P2.2-P2.0,，,P0.7-P0.0,低位地址，既有：,6116,（,1,）,的地址范围是：0000,1,000 0000 0000-,0000 1,111 1111 1111,即：,8000H-FFFFH,。,6116,（,2,）,同理可得：,1000H-17FFH,：,3,）常用,I/O,口综合扩展,线选法,8031,6116,CE,8255,CS,8155,IO/M CE,CE,8253,CS,0832,P2.3,P2.4,P2.0,P2.5,P2.6,P2.7,线选法译码地址,外围器件,地址选择线（,A15A0,）,片内地址,单元,数,地址编码,6116,1111,0,AAA AAAA AAAA,2K,F000F7FFH,8255,111,0,1111 1111 11,AA4,EFFCEFFFH,8155 RAM,11,0,1 111,0,AAAA AAAA,256,DE00DEFFH,8155 I/O,11,0,1 111,1,1111 1,AAA,6,DFF8DFFDH,0832,1,0,11 1111 1111 1111,1,BFFFH,8253,0,111 1111 1111 11,AA,4,7FFC7FFFH,8031,6264,CE,8255,CS,8155,IO/M CE,CE,8253,CS,0832,P2.5,P2.6,P2.7,P2.0,A,B,C,G2A,G2B,G1,Y0,Y1,Y2,Y3,Y4,+5V,138,译码法,译码法译码地址,外围器件,地址选择线（,A15A0,）,片内地址,单元,数,地址编码,6264,000,A,AAAA AAAA AAAA,8K,00001FFFH,8255,001,1 1111 1111 11,AA,4,3FFC3FFFH,8155 RAM,010,1 111,0,AAAA AAAA,256,5E005EFFH,8155 I/O,010,1 111,1,1111 1,AAA,6,5FF85FFDH,0832,011,1 1111 1111 1111,1,7FFFH,8253,100,1 1111 1111 11,AA,4,9FFC9FFFH,本章小结,1,、程序存储器扩展设计，,EPROM,外特性介绍（,2716,、,2732,、,2764,），,8031,单片机最小系统设计，扩展设计,2,、数据存储器和外部,I/0,端口扩展设计，,RAM,外特性介绍（,6116,、,6264,），扩展设计,3,、外部,I/0,端口扩展技术介绍,重点：存储器扩展电路设计及连线，译码地址和译码范围，,MCS-51,单片机,P0,、,P1,口的功能。,难点：译码地址和译码范围，端口的灵活应用。,