峰值检测器芯片设计.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,峰值检测器芯片设计,Pk445chip,微电子系 邬齐荣,峰值检测器,峰值检测方案,在新的峰值到来时,检测信号的峰值。,在峰值下降时,保持峰值。,检测下一个峰值前复位,。,峰值检测,应用,仪器、仪表、自动化等,家用电器、多媒体、报警器等,雷达、激光制导等,目前的技术及应用,峰值检测原理,当输入信号电压,Vin,增大时，峰值检测电路进行采样，并使输出电压,Vout,能够很好的跟随输入电压,Vin,。,当输入信号,Vin,开始减小时，电路进入保持阶段，能够将此刻的峰值电压保存下来并输出；当,Vin,再次大于此保持电压时，,Vout,又跟踪,Vin,进行采样。,只有当复位信号到来时，,Vout,才放电归零，然后又 开始峰值采样保持的下一周期。,峰值检测器具体应用的性能要求不同，采样,-,保持电路和电压比较电路的设计方法也有所不同,一般峰值检测电路,峰值检测基本电路结构主要由采样、保持电路和电压 比较电路构成。最简单的峰值检测电路是二极管加电容组成充放电电路,利用二极管的单向导通性和电容器的存储作用构成检测电路，其中开关二极管作为比较电路，电容存储器作为保持电路，如图所示，,其中运放,A1,充当电压跟随器，故,Vo,Vin,；,RST,为双向开关，接复位脉冲对电容电压进行放电。,一般峰值检测电路工作原理跟踪采样,当信号幅值,Vin,Von,Vout,时,二极,管导通，存储电容器充电电压,Vpeak,跟随,Vin,。,保持,当电容器被充电至,Von,Vin,Vout,时,二极管截止，此时,电容器上将保持电压,Vpeak,。,输出电压,电容上所保持的电压值会比实际信号峰值低一个二极管开启电压,Von,。,当输入信号的峰值小于,Von,时，二极管将截止，可见此电路不能用于小信号（,Von,）的峰值检测，而且二极管开启电压,Von,受电流及温度影响较大。另外，电容,C,直接与后续电路相连，易受其影响引起电荷泄露，保持时间、精度等无法保证。,Pk445chip,性能参数,峰值范围,:0V-5v,工作电源,:,双电源,VSS:-5v-0 VDD:0-5v,参考电源,:,Vrfe,5 v,功耗,:2,mA,精度,:5mv,适应温度,:0,度,-75,度,(,商用,),Pk445chip,工艺,BISCMOS06,微米,DPTM,双层多晶三层金属,设计规则,15,层掩膜,19,次光刻,数字模拟混合信号电路,触空与互连,CIC,设计工具,Cadence Composer,原理图设计输入,适用模拟数模混合电路设计,Cadence,Spectre,电路模拟,适用电路模拟,Cadence,Viruoso,Edit,版图编辑,版图设计工具,Cadence Diva,版图验证,适用,CIC,版图验证,AHDL,语言,适用,CIC,功能仿真,CIC,设计流程,设计规划,建库,原理图输入,电路仿真,TOPcell,版图,验证,输出,GDSII,Cell,模块,版图,制掩膜,流片,封装测试,Pk445chip,设计库,工艺文件、显示文件、库文件,仿真模型库,工艺库,LSW,图层运用,工艺层,设计层,系统层,PK445,峰值检测器电路设计,TOP,电路设计,运算放大器设计,控制器设计,PK445,峰值检测器电路设计,-,带反馈的闭环峰值检测电路,PK445chip,带反馈的闭环峰值检测电路,运算放大器,Ampv1,可提快速充放电电流,运算放大器,Ampv2,为电压缓冲器，与电阻,R,引入反馈回路,二级管,D1,防止,V2,与,V1,偏离太远，且防止,Ampv1,进入饱和状态而影响速度以及检测精确度,D2,是控制电容充放电通路的开关；,Ca,为电容存储器；,测量控制器,Controlv,及,M0,测量开关管组成控制电路。控制峰值检测复位，为电容,C,提供放电通路。,vinput,信号输入口。,in1,同步信号,in2,测量时钟,vref1 vref2,参考恒流源。,vcop,输出,电源,VDD,、,VSS,及,GND,PK445,峰值检测电路工作原理,在峰值到来时，,Ampv,1,输出为正，,V2=,Vinput,Von,D2,开关管导通，,Ampv1,的反馈网络,D2-Ampv2-R,使输入端之间保持虚短路，,R,无电流通过。,Vcap,=Va3 =Va1=,Vin,=V2,Von=,Vinput,Von,峰值下降时，,Ampv1,输出,V2,下降，,D2,管截止，,D1,导通，,Ampv1,的反馈网络,D1,，此时，,V2=,Vin,Von,，电容器,Ca,保持着电压峰值。,峰值检测器电路模拟,仿真环境,仿真平台,传输波形,运算放大器电路设计,输入输出两级构成,差分输入级,基本的差分输入放大,双极型晶体管恒流源,双端输入，单端输出。,差分对与电流镜,大尺寸,MOS,。,输出级,甲类放大器。,R C,反馈网络频率补尝,运算放大器性能参数要求,直流参数,输,入失调电,压,(1-20)mv,共模电压输入范围,(1-20)mv,输出动态范围,0-5V,交流参数,开环增益,10000,电压动态范围,0.5-4.5V,开环响应,100MH,（,0.1db,）,闭环频率特性仿真,(-3,db,）,共模抑制比,（,CMRR,）,80db,电源电压抑制比（,PSRR,）,80db,控制器电路设计,逻辑电路，测试信号,In1,、复位信号,in2.,测试信号,In1,、复位信号,in2,为高电平,M8,导通，电容放电。,PK445,峰值检测器,版图设计,版图设计规则,版图设计准则,版图设计图层运用,运算放大器版图设计,控制器版图设计,二极管及输出,MOS,管版图设计,电阻电容版图设计,TOP,版图设计,版图设计规则,版图设计原则,匹配设计,抗干扰设计,抗寄生效应,可靠性,匹配设计,失配,-,集成电路设计的预期与芯片实测结果的误差,归一化的失配定义：,集成电路的精度和性能取决于元器件的匹配精度,与版图设计和工艺有关,匹配规则,布局布线保持对称性,器件的方向、位置保持对称性,增加虚拟版图保持对称性,共中心保持对称性,MOS,采用叉指结构,抗干扰设计,数字模拟的版图合理布局,模拟和数字的电源分离,模拟电路和数字电路分开,总线分开不交叉,加入屏蔽环,敏感电路加屏蔽环,敏感信号线加屏蔽环,采用电源滤波,在片内片外加滤波电容,电源规划,遏制干扰的产生,阻止干扰的传递,抗寄生效应,避免,Latch-Up,效应,可靠性设计,避免天线效应,ESD,保护,运算放大器版图设计,W/L,设计，,MOS,大尺寸,Instance,自动生成,完全对称,叉指结构,控制器版图设计,对称,等高,其它器件,开关管,M8,POLY,电阻,R1 R2,电容,C,其它器件,4 NPN,PNP,恒流源,驱动电流大，面积小。,TOP,版图设计,全芯片尺,218X190,9,个,PAD,PAD,的图层结构。,3,个测试单元,对称,PATH,连线,防止天线效应,版图验证,DRC,EXT,LVS,DRC,规则检查,DRC,操作步骤,DRC,命令文件,EXT,提取版图网表,提取版图网表步骤,提取版图视图,提取命令文件,版图与原理图一致性,LVS,检查,LVS,操作步骤,LVS,命令文件,输出 数据,CIF,与,GDSII,9 inv;,L LL0;,L,nw,;,P 2400 3900 0 3900 0 0 2400 0;,L,pdiff,;,P 2200 3100 600 3100 600 300 2200 300;,L ox;,P 1200-2700 600-2700 600-3300 1200-3300;,P 1200-100 600-100 600-700 1200-700;,P 1200 4100 600 4100 600 3500 1200 3500;,P 2100-1200 700-1200 700-2200 2100-2200;,P 2100 3000 700 3000 700 400 2100 400;,.,CIF,文件例子,谢谢大家！,