第3章存储器技术09101.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,微型计算机原理与接口技术,第,3,章,存储器,1,本章主要内容,存储器概述,(,技术指标、,分类、,基本组成、存储系统的层次结构,),半导体存储器的一般结构,存储器与,CPU,的接口,存储器扩展技术,2,3.1,存储器概述,1.,存储器的技术指标,1),存储器的存储容量等于：,单元数,每单元的位数,1M,1bit=128k,8bit=256k,4,2),存取速度,:,访问时间（存取时间）,T,A,:,双极型,RAM 1020ns,RAM,几十，,ROM,几百,ns,。,存取周期,T,M,、数据传送速率,BM,.,字节数,字长,3,3),体积和功耗,:,越小越好,.,4),可靠性,:,用两次故障之间的平均时间间隔,MTBF,表示,;,用擦除和重写次数,如,EPROM,数千或,10,万次,.,用数据保存时限,如,20100,年,.,4,介质,:,半导体,、磁介质和光存储器。,与,CPU,耦合：内存,(cache,和主存,),、外存。,读写：读写和只读存储器。,信息保持：易失性和非易失性。,数据存取的随机性,:,随机,RAM,、顺序,SAM,、直接存取,DAM,。,串并行性：并行存取、串行存取。,信息存储方法：静态（通过双稳态电路,),和动态,(,通过电容,),。,存储器功能：系统、显示、控制。,2.,存储器的分类,5,半导体存储器分类,随机存取存储器,（,RAM）,只读存储器（,ROM）,(MOS,型,),FLASH,存储器（闪存）：,电擦除、非易失,(MOS,型,),静态,SRAM,动态,DRAM,掩模,ROM,可编程型,ROM（PROM）,可读写,ROM,EPROM,EEPROM,双极型,:TTL,晶体管,MOS,型,6,3.,内存的基本组成,1),存储体,2),地址译码部件,3),读写电路,AB,CPU,MAR,MDR,地址译码部件,存储体,CB,DB,N=2,n,读写电路,7,1),程序的局部性原理：在某一较短的时间间隔，频繁访问,某一局部存储器地址,的现象。,2,）多级存储体系的组成,CPU,高速缓存,cache,主存,外,(,辅,),存,辅助硬件,辅助软硬件,半导体,磁光介质,4.,存储系统的层次结构,8,内存,存放当前运行的程序和数据。,特点：快，容量小,(256512M),，。,通常由半导体存储器构成,.,存系统引导程序、监控程序、,ROMBIOS,。,外存,存放非当前使用的程序和数据。,特点：慢，容量大，顺序存取,/,块存取。需调入内存后,CPU,才能访问。,由磁、光存储器、半导体存储器构成。,磁盘、磁带、,CD-ROM,、,DVD-ROM,、固态盘。,9,CPU,寄存器,内部,cache,主板,cache,主存,(DRAM),辅助存储器,大容量辅助存储器,速度快、访问频度高,造价高、功耗大,、集成度小,微型机存储系统的层次结构,双极型,高速,SRAM,高速,DRAM,软硬盘,磁带,光盘,10,目标：,系统的存储速度接近最快的存储器，容量接近最大的存储器。,与寄存器的区别：以,字,为单位存取，每字包含,若干位,。各个字的相同位通过,同一引脚,与外界联系。每个字分配,一个地址,，因此内部有地址译码器。,11,3.1.2,半导体存储器的一般结构,AB,存储体,地址,译码,.,.,.,控制电路,M,A,R,读写,电路,M,D,R,DB,AB,存储单元：,多字一位,多字多位,12,3.1.3,半导体静态存储器,1.SRAM,六管静态电路：双稳、负载、控制,13,RAM,的,3,个特性：,1,）可读可写，非破坏性读出，写入时覆盖原内容。,2,）随机存取，存取任一单元所需时间相同。,3,）易失性（或挥发性）。当断电后，存储器中的内容立即消失。,14,例,SRAM,的管脚,信号与读写信号,SRAM62128,的管脚,：,A0A17,是,17,位,地址线；,D0D7,；,CS,；,WE,；,OE,；,15,绝缘栅,MOS,管构成,栅极带电与否决定信息。,漏源加高压，电子注入；紫外线照射，电子泄露。,例,512KB,的,27C040,。,2.UV-EPROM,存储器,16,绝缘栅,MOS,管构成,浮栅,+,控制栅，控制栅加正压，栅极电子注入；控制栅加负压，电子泄露；,例：,32KB28256,3.EEPROM,存储器,17,4.,闪速存储器：快闪或闪存,电可擦除、非易失只读存储器。,特点：,(1),按区块或页面组织：字节、页面、整片编程和擦除。,(2),快速页写入：写入页缓存。,(3),内部编程控制逻辑。,(4),在线编程能力。,(5),软硬件保护能力。,18,3.1.4,动态随机存储器,DRAM,1.,动态,RAM,的基本存储单元,19,DRAM,是靠,MOS,电路中的栅极电容来存储信息的，由于电容上的电荷会逐渐泄漏，需要定时充电以维持存储内容不丢失（,动态刷新,）。,刷新定时间隔一般为几微秒几毫秒,集成度高（存储容量大，可达,1Gbit/,片以上），功耗低，但速度慢（,10ns,左右）。,DRAM,在微机中应用非常广泛，如微机中的,内存条（主存）、显卡上的显示存储器。,特点：,20,SDRAM,（,Synchronous DRAM,）,它在,1,个,CPU,时钟周期内可完成数据的访问和刷新，即与,CPU,的时钟同步工作。,SDRAM,的工作频率目前最大可达,150MHz,，存取时间约为,5,10ns,，最大数据率为,150MB/s,，是当前微机中流行的标准内存类型。,DDR DRAM,（,Double Data Rate DRAM,）,是对,SDRAM,的改进，它在时钟的上升沿和下降沿都可以传送数据，其数据率可达,200800 MB/s,。主要应用在主板和高速显示卡上。,RDRAM,（,Rambus,DRAM,）,是由,Rambus,公司所开发的高速,DRAM,。其最大数据率可达,1.6GB/s,。,常见,DRAM,的种类：,21,3.2,存储器与,CPU,的接口,1.存储器和,CPU,的连接考虑,高速,CPU,和较低速度存储器之间的速度匹配问题。,CPU,总线的负载能力问题。,片选信号和行地址、列地址的产生机制。,22,2.,存储器芯片片选信号的构成方法：,全译码法,适用于组合容量较大的存储器,结构复杂,部分译码法,线译码法,适用于容量较小的存储器,结构简单,23,译码电路,将输入的一组二进制编码变换为一个特定的控制信号，即：,将输入的一组高位地址信号通过变换，产生一个有效的控制信号，用于选中某一个存储器芯片，从而确定该存储器芯片在内存中的地址范围。,24,(1),全地址译码,用全部的高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个唯一的内存地址。,存储器,芯片,译,码,器,低位地址,高位地址,全部地址,片选信号,25,全地址译码例,6264,芯片的地址范围：,F0000HF1FFFH,11110000000 11110001111,A19,A18,A17,A16,A15,A14,A13,&,1,CS1,A,1,2,A,0,D,7,D,0,高位地址线全部参加译码,6264,A12A0,D7-D0,OE,WE,26,全地址译码法特点：,片选线全部参加译码，地址空间是唯一确定的，地址连续，但译码电路相对复杂。,常用地址译码器：,2-4,译码器：,74LS139,：,3-8,译码器：,74LS138,：,4-16,译码器：,74LS154,：,27,(2),部分地址译码,用部分高位地址信号（而不是全部）作为译码信号，使得被选中得存储器芯片占有几组不同的地址范围。,28,部分地址译码例,同一物理存储器占用两组地址：,F0000HF1FFFH B0000HB1FFFH,A,18,不参与译码,A,19,A,17,A,16,A,15,A,14,A,13,&,1,到,6264,CS1,29,3.,应用举例,设计：将,SRAM 6264,芯片与系统连接，使其地址范围为：38000,H39FFFH,和,78000H79FFFH,。,选择使用74,LS138,译码器构成译码电路,74LS138,逻辑图,：,30,74LS138,逻辑图,：,Y0,G1 Y1,G,2A,Y2,G,2B,Y3,Y4,A Y5,B Y6,C Y7,片选信号输出,译码允许信号,地址信号,（接到不同的存储体上）,31,74LS138,的真值表：,可以看出，当译码允许信号有效时，,Yi,是输入,A,、,B,、,C,的函数，即,Y,=,f(A,B,C),（注意：输出低电平有效）,1,1,1,1,1,1,11,X X X,其 它,值,0,1,1,1,1,1,1,1,1 1 1,1 0 0,1,0,1,1,1,1,1,1,1 1 0,1 0 0,1,1,0,1,1,1,1,1,1 0 1,1 0 0,1,1,1,0,1,1,1,1,1 0 0,1 0 0,1,1,1,1,0,1,1,1,0 1 1,1 0 0,1,1,1,1,1,0,1,1,0 1 0,1 0 0,1,1,1,1,1,1,0,1,0 0 1,1 0 0,1,1,1,1,1,1,1,0,0 0 0,1 0 0,Y7,Y6,Y5,Y4,Y3,Y2,Y1,Y0,C B A,G,1,G,2A,G,2B,32,D0D7,A,0,A,12,WE,OE,CS,1,CS,2,A,0,A,12,MEMW,MEMR,D0D7,G,1,G,2A,G,2B,C,B,A,&,&,A,19,A,14,A,13,A,17,A,16,A,15,+5V,Y,0,下图中,A18,不参与译码，故,6264,的地址范围为：,3,8000,H39FFFH,78000H79FFFH,6264,33,3.2.2,存储器扩展技术,位扩展,扩展每个存储单元的位数,Intel 2114 1k,4,位,;Intel 2164 A 64k,1,位,字扩展,扩展存储单元的个数,EPROM 2716 2k,8,位,;27256 32K,8,位,字位扩展,二者的综合,用多片存储芯片构成一个需要的内存空间，它们在整个内存中占据不同的地址范围，,任一时刻仅有一片（或一组）被选中。,34,1.,位扩展,存储器的存储容量等于：,单元数,每单元的位数,当构成内存的存储器芯片的字长小于内存单元的字长时，就要进行位扩展，使每个单元的字长满足要求。,字节数,字长,35,位扩展方法：,将每片的地址线、控制线并联，,数据线分别引出。,位扩展特点：,存储器的单元数不变，位数增加。,36,N=,目标存储器容量,已有存储器容量,需要片数,N=8,例：用,1024,字,1,位,RAM,构成,1024,字,8,位,RAM.,37,2.,字扩展,地址空间的扩展。芯片每个单元中的字长满足，但单元数不满足。,扩展原则：,每个芯片的地址线、数据线、控制线并联，,仅片选端分别引出,，以实现每个芯片占据不同的地址范围。,38,例：用,256,字,8,位,RAM,组成,1024,字,8,位存储器。,需要片数,N,4,N=,目标存储器容量,已有存储器容量,特点：必须使用译码器。,各片地址分配情况：,000H,0FFH,100H,1FFH,2FFH,3FFH,200H,300H,字扩展图,39,字扩展,方法：片内地址、,I/O,同名端并联。多余地址端通过译码器接至各片的片选端,；,并联,并联,译码器,40,3.,字位扩展,根据内存容量及芯片容量确定所需存储芯片数；,进行位扩展以满足字长要求；,进行字扩展以满足容量要求。,若已有存储芯片的容量为,LK，,要构成容量为,M N,的存储器，需要的芯片数为：,（,M N）/（L K）,41,例用,8片,256 x 4,芯片构成1,KB,存储器。,42,思考题,:,设有一个,24,位地址和,8,位字长的存储器,:,(1),该存储器能够存储多少字节信息,?,(2),如果该存储器由,4M,x1,位的,RAM,芯片组成,需要多少片,?,(3),在此条件下,若数据总线为,8,位,需要多少位作芯片选择,?,43,