单击此处编辑母版标题样式,数字电路与逻辑设计,注意:,TTL,门:根据门输入级的特性,悬空、通过一个大电阻(大于)接地相当于在输入端加了一个高电平;通过一个小电阻(小于)接地相当于在输入端加了一个低电平;,CMOS,门:为防止干扰破坏逻辑关系和损坏器件,,CMOS,门输入端不能悬空。另外,由于,CMOS,门输入端不取用电流,所以输入端不管是通过大电阻还是通过小电阻接地,都相当于在输入端加了一个低电平。,第,2,章 集成门电路习题,能驱动,10,个同样的反相器,2-3,题,2-5,题,Y1,为低电平;,Y2,为低电平;,Y3,为高电平;,Y4,为低电平;,Y5,为高阻态;,Y6,为低电平;,Y7,为高电平;,Y8,为低电平,2-9,题,74LS,系列门电路参数:,Y1,为高电平;,Y2,为低电平;,Y3,为低电平;,Y4,为高电平;,Y5,为低电平;,Y6,为低电平;,2-10,题,2-20,题,(1),和,(4),不可以并联;,(2),(3),(5),和,(6),可以并联;,2-16,题,