数字电路第三章 MOS逻辑门.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,3,逻辑门电路,3.1 MOS,逻辑门电路,3.2,TTL,逻辑门电路,*,3.3,射极耦合逻辑门电路,*,3.4,砷化镓逻辑门电路,3.5,逻辑描述中的几个问题,3.6,逻辑门电路使用中的几个实际问题,*,3.7,用,VerilogHDL,描述逻辑门电路,教学基本要求：,1,、,了解半导体器件的开关特性。,2,、,熟练掌握,基本逻辑门（与、或、与非、或非、异或门）、三态门、,OD,门（,OC,门）和传输门的逻辑功能。,3,、,学会门电路逻辑功能分析方法。,4,、,掌握,逻辑门的主要参数及在应用中的接口问题3.,逻辑门电路,3.1 MOS,逻辑门,3.1.1,数字集成电路简介,3.1.2,逻辑门的一般特性,3.1.3,MOS,开关,及其等效电路,3.1.4,CMOS,反相器,3.1.5,CMOS,逻辑门电路,3.1.6,CMOS,漏极开路门和三态输出,门电路,3.1.7,CMOS,传输门,3.1.8,CMOS,逻辑门电路的技术参数,1,、,逻辑门,:,实现基本逻辑运算和复合逻辑运算的单元电路。,2,、,逻辑门电路的分类,二极管门电路,三极管门电路,TTL,门电路,MOS,门电路,PMOS,门,CMOS,门,逻辑门电路,分立门电路,集成门电路,NMOS,门,3.1.1,数字集成电路简介,1.CMOS,集成电路,:,广泛应用于超大规模、甚大规模集成电路,4000,系列,74HC 74HCT,74VHC 74VHCT,速度慢,与,TTL,不,兼容,抗干扰,功耗低,74LVC 74VAUC,速度加快,与,TTL,兼容,负载能力强,抗干扰,功耗低,速度两倍于,74HC,与,TTL,兼容,负载能力强,抗干扰,功耗低,低,(,超低,),电压,速度更加快,与,TTL,兼容,负载能力强,抗干扰功耗低,74,系列,74LS,系列,74AS,系列,74ALS,2.TTL,集成电路,:,广泛应用于中大规模集成电路,3.1.1,数字集成电路简介,3.1.2,逻辑门电路的一般特性,1.,输入和输出的高、低电平,v,O,v,I,驱动门,G,1,负载门,G,2,1,1,输出高电平的下限值,V,OH(min),输入低电平的上限值,V,IL(max),输入高电平的下限值,V,IL(min),输出低电平的上限值,V,OH(max),输出,高电平,+,V,DD,V,OH,(,min,),V,OL,(,max,),0,G,1,门,v,O,范围,v,O,输出,低电平,输入,高电平,V,IH,(,min,),V,IL,(,max,),+,V,DD,0,G,2,门,v,I,范围,输入,低电平,v,I,V,NH,当前级门输出高电平的最小,值时,允许负向噪声电压的最大值,。,负载门输入高电平时的噪声容限：,V,NL,当前级门输出低电平的最大,值时,允许正向噪声电压的最大值,负载门输入低电平时的噪声容限,：,2.,噪声容限,V,NH,=,V,OH(min),V,IH(min),V,NL,=,V,IL(max),V,OL(max),在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力,1,驱动门,v,o,1,负载门,v,I,噪声,类型,参数,74HC,V,DD,=5V,74HCT,V,DD,=5V,74LVC,V,DD,=3.3V,74AUC,V,DD,=1.8V,t,PLH,或,t,PHL,(ns,),7,8,2.1,0.9,3.,传输延迟时间,传输延迟时间是表征门电路开关速度,的参数它说明门电路在输入脉冲波,形的作用下，其输出波形相对于输入,波形延迟了多长的时间,。,CMOS,电路传输延迟时间,t,PHL,输出,50,%,90,%,50%,10%,t,PLH,t,f,t,r,输入,50,%,50%,10%,90,%,4.,功耗,静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流,I,D,与电源电压,V,DD,的乘积。,5.,延时,功耗积,是速度功耗综合性的指标,.,延时,功耗积,，用符号,DP,表示,扇入数：取决于逻辑门的输入端的个数。,6.,扇入与扇出数,动态功耗：指的是电路在输出状态转换时的功耗，,对于,TTL,门电路来说，静态功耗是主要的。,CMOS,电路的静态功耗非常低，,CMOS,门电路有动态功耗,扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。,（,a),带拉电流负载,当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。,高电平,扇出数,:,I,OH,:,驱动门的输出端为高电平电流,I,IH,:,负载门的输入电流为,。,(b),带灌电流负载,当负载门的个数增加时，总的灌电流,I,OL,将增加，同时也将引起输出低电压,V,OL,的升高。当输出为低电平，并且保证不超过输出低电平的上限值。,I,OL,：,驱动门的输出端为低电平电流,I,IL,：,负载门输入端电流之和,电路类型,电源电压,/V,传输延迟时间,/ns,静态功耗,/,mW,功耗延迟积,/,mW,-ns,直流噪声容限,输出逻辑摆幅,/V,V,NL,/V,V,NH,/V,TTL,CT54/74,5,10,15,150,1.2,2.2,3.5,CT54LS/74LS,5,7.5,2,15,0.4,0.5,3.5,HTL,15,85,30,2550,7,7.5,13,ECL,CE10K,系列,5.2,2,25,50,0.155,0.125,0.8,CE100K,系列,4.5,0.75,40,30,0.135,0.130,0.8,CMOS,V,DD,=5V,5,45,510,3,225 10,32.2,3.4,5,V,DD,=15V,15,12,1510,3,180 10,3,6.5,9.0,15,高速,CMOS,5,8,110,3,8 10,3,1.0,1.5,5,各类数字集成电路主要性能参数的比较,3.1.3,MOS,开关及其等效电路,：,MOS,管工作在可变电阻区，输出低电平,:,MOS,管截止，输出高电平,当,I,V,T,MOS,管相当于一个由,v,GS,控制的,无触点开关。,MOS,管工作在可变电阻区，,相当于开关“闭合”，,输出为低电平。,MOS,管截止，,相当于开关“断开”,输出为低电平。,当输入为低电平时：,当输入为高电平时：,3.1.4,CMOS,反相器,1.,工作原理,A,L,1,+,V,DD,+10V,D,1,S,1,v,i,v,O,T,N,T,P,D,2,S,2,0V,+,10V,v,i,v,GSN,v,GSP,T,N,T,P,v,O,0 V,0V,-10V,截止,导通,10 V,10 V,10V,0V,导通,截止,0 V,V,TN,=2 V,V,TP,=,-,2 V,逻辑图,逻辑表达式,v,i,(A),0,v,O,(L,),1,逻辑真值表,1,0,P,沟道,MOS,管输出特性曲线坐标变换,输入高电平时的工作情况,输入低电平时的工作情况,作图分析：,2.,电压,传输特性和电流传输特性,V,TN,电压传输特性,3.CMOS,反相器,的工作速度,在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：,10 ns,。,带电容负载,A,B,T,N1,T,P1,T,N2,T,P2,L,0 0,0 1,1 0,1 1,截止,导通,截止,导通,导通,导通,导通,截止,截止,导通,截止,截止,截止,截止,导通,导通,1,1,1,0,与非门,1.CMOS,与,非门,v,A,+,V,DD,+10V,T,P1,T,N1,T,P2,T,N2,A,B,L,v,B,v,L,A,B,&,(a),电路结构,(b),工作原理,V,TN,=2 V,V,TP,=,-,2 V,0V,10V,N,输入的与非门的电路,?,输入端增加有什么问题,?,3.1.5 CMOS,逻辑门,或非门,2.,CMOS,或,非门,+,V,DD,+10V,T,P1,T,N1,T,N2,T,P2,A,B,L,A,B,T,N1,T,P1,T,N2,T,P2,L,0 0,0 1,1 0,1 1,截止,导通,截止,导通,导通,导通,导通,截止,截止,导通,截止,截止,截止,截止,导通,导通,1,0,0,0,A,B,1,0V,10V,V,TN,=2 V,V,TP,=,-,2 V,N,输入的或非门的电路的结构,?,输入端增加有什么问题,?,3.,异或门电路,=,A,B,4.,输入保护电路和缓冲电路,采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。,1,）输入端保护电路,:,(1),0,v,A,V,DD,+,v,DF,二极管导通电压：,v,DF,(3),v,A,-,v,DF,当输入电压不在正常电压范围时,二极管导通，限制了电容两端电压的增加,保护了输入电路。,D,1,、,D,2,截止,D,1,导通,D,2,截止,v,G,=,V,DD,+,v,DF,D,2,导通,D,1,截止,v,G,=,-,v,DF,R,S,和,MOS,管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极。,D,2,-,分布式二极管,(,i,D,大,),（,2,）,CMOS,逻辑门的缓冲电路,输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能,1,.CMOS,漏极开路门,1,.,）,CMOS,漏极开路门的提出,输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。,3.1.6 CMOS,漏极开路（,OD,）,门和三态输出门电路,+,V,DD,T,N1,T,N2,A,B,+,V,DD,A,B,0,1,（,2,）,漏极开路门的结构与逻辑符号,(c),可以实现线与功能,;,+,V,DD,V,SS,T,P1,T,N1,T,P2,T,N2,A,B,L,电路,逻辑符号,(b),与非逻辑不变,漏极开路门输出连接,(a),工作时必须外接电源和电阻,;,(2),上拉电阻对,OD,门动态性能的影响,R,p,的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快,。,但功耗大,且可能使输出电流超过允许的最大值,I,OL(max,）,。,电路带电容负载,1,0,C,L,R,p,的值大，可保证输出电流不能超过允许的最大值,I,OL(max,）、,功耗小,。但负载电容的充电时间常数亦愈大，开关速度因而愈慢,。,最不利的情况：,只有一个,OD,门导通，,1,1,0,为保证低电平输出,OD,门的,输出电流不能超过允许的最大值,I,OL(max),且,V,O,=,V,OL(max,）,，,R,P,不能太小,。,当,V,O,=,V,OL,+,V,DD,I,IL,R,Pn,&,m,&,k,I,IL（total),I,OL（max),当,V,O,=,V,OH,+,V,DD,R,P,&,&,&,&,n,&,m,&,1,1,1,I,IH（total),I,0H（total),为使得高电平不低于规定的,V,IH,的最小值，则,R,p,的选择不能过大。,R,p,的最大值,R,p(max,),：,2.,三态,(TSL),输出门电路,1,0,0,1,1,截止,导通,1,1,1,高阻,0,输出,L,输入,A,使能,EN,0,0,1,1,0,0,截止,导通,0,1,0,截止,截止,X,1,逻辑功能：高电平有效的同相逻辑门,0,1,3.1.7 CMOS,传输门双向模拟开关,),1,.CMOS,传输门电路,电路,逻辑符号,I,/,O,o,/,I,C,等效电路,2,、,CMOS,传输门电路的工作原理,设,T,P,:|V,TP,|=2V,，,T,N,:V,TN,=2,V,I,的变化范围为,5V,到,+5V,。,5V,+,5V,5V到+5V,GSN,0,T,P,截止,1,）当,c=0,，,c=1,时,c=0=-5V,，c,=1,=+5V,C,T,P,v,O,/,v,I,v,I,/,v,O,+5V,5V,T,N,C,+,5V,5V,GSP,=,5V,(3V+5V),=,2V,10V,GSN,=,5V,(5V+3V)=(102)V,b、,I,=,3V5VGSN,V,TN,T,N,导通,a、,I,=,5V3V,T,N,导通，,T,P,导通,GSP,|V,T,|,T,P,导通,C、,I,=,3V3V,2,）当,c=1,，,c,=0,时,传输门组成的数据选择器,C=0,TG1,导通,TG2,断开,L=X,TG2,导通,TG1,断开,L=Y,C=1,传输门的应用,CMOS,逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过,TTL,器件的水平。,CMOS,器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。,参数,系列,传输延迟时间,t,pd,/ns(C,L,=15pF),功耗,(,mW,),延时功耗积,(,pJ,)4000B,75,1,(1MHz),105,74HC,10,1.5,(1MHz),15,74HCT,13,1,(1MHz),13,BiCMOS,2.9,0.00037.5,0.0008722,3.1.8 CMOS,逻辑门电路的技术参数,CMOS,门电路各系列的性能比较,3.2 TTL,逻辑门,3.2.1,BJT,的开关特性,3.2.2,基本,BJT,反相器的动态特性,3.2.3,TTL,反相器的基本电路,3.2.4,TTL,逻辑门电路,3.2.5,集电极开路门和三态门,3.2.6,BiMOS,门电路,3.2 TTL,逻辑门,3.2.1,BJT,的开关特性,i,B,0,，,i,C,0,，,v,O,V,CE,V,CC,，,c,、,e,极之间近似于开路,v,I,=0V,时,:,i,B,0,，,i,C,0,，,v,O,V,CE,0.2V,，,c,、,e,极之间近似于短路,v,I,=5V,时,:,i,C,I,CS,很小，约为数百欧，相当于开关闭合,可变,很大，约为数百千欧，相当于开关断开,c,、,e,间等效内阻,V,CES,0.20.3 V,V,CE,V,CC,i,C,R,c,V,CEO,V,CC,管压降,且不随,i,B,增加而增加,i,c,i,B,i,C,0,集电极电流,发射结和集电结均为正偏,发射结正偏，集电结反偏,发射结和集电结均为反偏,偏置情况,工作特点,i,B,i,B,0,条件,饱 和,放 大,截 止,工作状态,BJT,的开关条件,0,i,B,2.BJT,的开关时间,从截止到导通,开通,时间,t,on,(=,t,d,+,t,r,),从导通到截止,关闭时间,t,off,(=,t,s,+,t,f,),BJT,饱和与截止两种状态的相,互转换需要一定的时间才能完成。,C,L,的充、放电过程均需经历一定,的时间，必然会增加输出电压,O,波,形的上升时间和下降时间，导致基,本的,BJT,反相器的开关速度不高。,3.2.2,基本,BJT,反相器的动态性能,若带电容负载,故需设计有较快开关速度的实用型,TTL,门电路。,输出级,T,3,、,D,、,T,4,和,R,c4,构成推拉式的输出级。用于提高开关速度和带负载能力。,中间级,T,2,和电阻,R,c2,、,R,e2,组成，从,T,2,的集电结和发射极同时输出两个相位相反的信号，作为,T,3,和,T,4,输出级的驱动信号；,R,b1,4k,W,R,c,2,1.6k,W,R,c,4,130,W,T,4,D,T,2,T,1,+,v,I,T,3,+,v,O,负载,R,e2,1K,W,V,CC,(5V),输入级,中间级,输出级,3.2.3 TTL,反相器的基本,电路,1.,电路组成,输入级,T,1,和电阻,R,b1,组成。用于提高电路的开关速度,2.TTL,反相器的工作原理（逻辑关系、性能改善）,（,1,）当输入为低电平（,I,=0.2 V,）,T,1,深度饱和,截止,导通,导通,截止,饱和,低电平,T,4,D,4,T,3,T,2,T,1,输入,高电平,输出,T,2,、,T,3,截止，,T,4,、,D,导通,（,2,）当输入为高电平（,I,=3.6 V,）,T,2,、,T,3,饱和导通,T,1,:,倒置的放大状态。,T,4,和,D,截止。,使输出为低电平,.,v,O,=,v,C3,=,V,CES3,=0.2V,输入,A,输出,L,0,1,1,0,逻辑真值表,逻辑表达式,L =A,饱和,截止,T,4,低电平,截止,截止,饱和,倒置工作,高电平,高电平,导通,导通,截止,饱和,低电平,输出,D,4,T,3,T,2,T,1,输入,（,3,）采用输入级以提高工作速度,当,TTL,反相器,I,由,3.6V,变,0.2V,的瞬间,T,2,、,T,3,管的状态变化滞后于,T,1,管，仍处于导通状态。,T,1,管,Je,正偏、,Jc,反偏，,T,1,工作在放大状态。,T,1,管,射极电流（,1+,1,）,i,B1,很快地从,T,2,的基区抽走多余的存储电荷,从而加速了输出由低电平到高电平的转换。,（,4,）采用推拉式输出级以提高开关速度和带负载能力,当,O,=0,.2V,时,当输出为低电平时，,T,4,截止，,T,3,饱和导通，其饱和电流全部用来驱动负载,a),带负载能力,当,O,=,3.6V,时,O,由低到高电平跳变的瞬间，,C,L,充电，其时间常数很小使输出波形上升沿陡直。而当,O,由高变低后，,C,L,很快放电，输出波形的下降沿也很好。,T,3,截止，,T,4,组成的电压跟随器的输出电阻很小，输出高电平稳定，带负载能力也较强。,输出端接负载,电容,C,L,时,，,b),输出级对提高开关速度的作用,1.TTL,与非门电路,多发射极,BJT,T,1,e,e,b,c,e,e,b,c,A,&,B,A,L,=,B,3.2.4,TTL,逻辑门电路,TTL,与非门,电路的工作原理,任一输入端为低电平时,:,TTL,与非门各级工作状态,I,T,1,T,2,T,4,T,5,O,输入全为高电平,(3.6V),倒置使用的放大状态,饱和,截止,饱和,低电平（,0.2V,）,输入有低电平,(0.2V),深饱和,截止,放大,截止,高电平,（,3.6V,）,当全部输入端为高电平时：,输出低电平,输出高电平,2.TTL,或非门,若,A,、,B,中有一个为高电平,:,若,A,、,B,均为低电平,:,T,2A,和,T,2B,均将截止，,T,3,截止。,T,4,和,D,饱和，,输出为高电平。,T,2A,或,T,2B,将饱和，,T,3,饱和，,T,4,截止，,输出为低电平。,逻辑表达式,v,OH,v,OL,输出为低电平的逻辑门输出级的损坏,3.2.5,集电极开路门和三态门电路,1.,集电极开路门,电路,a,）,集电极开路与非门电路,b,）,使用时的外电路连接,C,）,逻辑功能,L,=,A B,OC,门输出端连接实现线与,V,CC,2,.,三态与非门,(TSL),当,CS=3.6V,时,CS,数据输入端,输出端,L,A,B,1,0,0,1,0,1,1,1,0,1,1,1,0,0,三态与非门真值表,当,CS=0.2V,时,CS,数据输入端,输出端,L,A,B,1,0,0,1,0,1,1,1,0,1,1,1,0,0,高阻,高电平,使能,=,=,高阻状态,与非逻辑,Z,L,AB,L,CS=0,_,CS=1,真值表,逻辑符号,A,B,CS,&,L,EN,特点,:,功耗低、速度快、驱动力强,3.2.6,BiCMOS,门电路,I,为高电平,:,M,N,、,M,1,和,T,2,导通，,M,P,、,M,2,和,T,1,截止，输出,O,为低电平。,工作原理,:,M,1,的导通,迅速拉走,T,1,的基区存储电荷,;,M,2,截止,M,N,的输出电流全部作为,T,2,管的驱动电流,M,1,、,M,2,加快输出状态的转换,I,为低电平,:,M,P,、,M,2,和,T,1,导通，,M,N,、,M,1,和,T,2,截止，输出,O,为高电平。,T,2,基区的存储电荷通过,M,2,而消散。,M1,、,M2,加快输出状态的转换,电路的开关速度可得到改善,M,1,截止，,M,P,的输出,电流全部作为,T,1,的驱动电流。,3.5.1,正负逻辑问题1.,正负逻辑的规定,0,1,1,0,正逻辑,负逻辑,3.5,逻辑描述中的几个问题,正逻辑体制,:,将高电平用逻辑,1,表示，低电平用逻辑,0,表示,负逻辑体制,:,将高电平用逻辑,0,表示，低电平用逻辑,1,表示,A,B,L,1,1,0,1,0,0,0,1,0,0,0,1,_,与非门,A,B,L,0,0,1,0,1,1,1,0,1,1,1,0,某电路输入与输出电平表,A,B,L,L,L,H,L,H,H,H,L,H,H,H,L,采用正逻辑,_,或非门,采用负逻辑,与非,或非,负逻辑,正逻辑,2.,正负逻辑等效,变换,与,或,非,非,3.5.2,基本逻辑门电路的等效符号及其应用,1,、基本逻辑门电路的等效符号,与非门及其等效符号,系统输入信号中，有的是高电平有效，有的是低电平有效。,低电平有效，输入端加小圆圈；高电平有效，输入端不加,小圆圈。,3.5.1,正负逻辑问题,3.5,逻辑描述中的几个问题,3.5.2,基本逻辑门的等效符号及其应用,或非门及其等效符号,逻辑门等效符号的应用,利用逻辑门等效符号，可实现对逻辑电路进行变换，,以简化电路，能减少实现电路的门的种类。,end,控制电路,逻辑门等效符号强调低电平有效,L=,0,如,RE,、,AL,都要求高电平有效，,EN,高电平有效,如,RE,、,AL,都要求低电平有效，,EN,高电平有效,如,RE,、,AL,都要求高电平有效，,EN低电平有效,3.6,逻辑门电路使用中的几个实际问题,3.6.1,各种门电路之间的接口问题,3.6.2,门电路带负载时的接口问题,1),驱动器件的输出电压必须处在负载器件所要求的输入电压范围，包括高、低电压值（属于电压兼容性的问题）。,在数字电路或系统的设计中，往往将,TTL,和,CMOS,两种器件混合使用，以满足工作速度或者功耗指标的要求。由于每种器件的电压和电流参数各不相同，因而在这两种器件连接时，要满足驱动器件和负载器件以下两个条件：,2),驱动器件必须对负载器件提供足够大的拉电流和,灌电流,（属于门电路的扇出数问题）；,3.6.1,各种门电路之间的接口问题,v,O,v,I,驱动门,负载门,1,1,V,OH,(,min,),v,O,V,OL,(,max,),v,I,V,IH,(,min,),V,IL,(,max,),负载器件所要求的输入电压,V,OH(min),V,IH(min),V,OL(max),V,IL(max),灌,电流,I,IL,I,OL,I,IL,拉电流,I,IH,I,OH,I,IH,1,0,1,1,1,1,n,个,0,1,1,1,0,1,n,个,对负载器件提供足够大的拉电流和灌电流,I,OH(max),I,IH(total,),I,OL(max),I,IL(total,),驱动电路必须能为负载电路提供足够的驱动电流,驱动电路 负载电路,1、）V,OH(min),V,IH(min),2、）V,OL(max),V,IL(max),4、）I,OL(max),I,IL(total),驱动电路必须能为负载电路提供合乎相应标准的高、低电平,I,OH(max),I,IH(total),3、）,2,、,CMOS,门驱动,TTL,门,V,OH（min),=4.9V V,OL(max),=0.1V,TTL,门（,74,系列）,：,V,IH(min),=2V V,IL(max),=0.8V,I,OH（max),=-0.51mA,I,IH（max),=20,A,V,OH(min),V,IH(min),V,OL(max),V,IL(max),带拉电流负载,输出、输入电压,带灌电流负载,?,CMOS,门,(4000,系列）：,I,OL（max),=0.51mA,I,IL（max),=-0.4,m,A，,I,OH(max),I,IH(total),例,用一个,74HC00,与非门电路驱动一个,74,系列,TTL,反相器和六个,74LS,系列逻辑门电路。试验算此时的,CMOS,门电路是否过载？,V,OH（min),=3.84V，,V,OL(max),=0.33V,I,OH（max),=-4mA,I,OL（max),=4mA,74HC00：,I,IH（max),=004mA,I,IL（max),=1.6mA,74,系列：,V,IH（min),=2V，,V,IL(max),0.8V,&,1,1,1,CMOS,门,74,系列,74LS,系列,74LS,系列,I,IL（max),=-0.4mA，,I,IH（max),=0.02mA，,V,OH(min),V,IH(min),V,OL(max),V,IL(max),总的输入电流,I,IL(total),=1.6mA+6,0.4mA=4mA,灌电流情况,拉电流情况,74HC00,:I,OH(max),=4mA,74,系列反相器,:,I,IH(max),=0.04mA,74LS,门：,I,IH(max),=0.02mA,总的输入电流,I,IH(total),=0.04mA+6,0.02mA=0.16mA,74HC00:,I,OL(max),=4mA,74,系列反相器,:,I,IL(max),=1.6mA,74LS,门：,I,IL(max),=0.4mA,驱动电路能为负载电路提供足够的驱动电流,&,1,1,1,CMOS,门,74,系列,74LS,系列,3.,TTL,门驱动,CMOS,门,(,如,74HC,）,V,OH(min),=,2.7V,V,IH(min),为,3.5V,TTL（74LS ）,：,CMOS（,74,HC）,：,式,2,、,3,、,4,、都能满足，但式,1,V,OH(min),V,IH(min),不满足,（,I,O,：,TTL,输出级,T,3,截止管的漏电流）,1.,用门电路直接驱动显示器件,3.6.2,门电路带负载时的接口电路,门电路的输入为低电平，输出为高电平时，,LED,发光,当输入信号为高电平，输出为低电平时,LED,发光,解：,LED,正常发光需要几,mA,的电流，并且导通时的压降,V,F,为,1.6V,。,根据附录,A,查得，当,V,CC,=5V,时，,V,OL,=0.1V,，,I,OL(max),=4mA,，,因此,I,D,取值不能超过,4mA,。,限流电阻的最小值为,例,3.6.2,试用,74HC04,六个,CMOS,反相器中的一个作为接口电路，使门电路的输入为高电平时，,LED,导通发光。,2.,机电性负载接口,用各种数字电路来控制机电性系统的功能,而机电系统所需的工作电压和工作电流比较大。要使这些机电系统正常工作，必须扩大驱动电路的输出电流以提高带负载能力，而且必要时要实现电平转移。,如果负载所需的电流不特别大，可以将两个反相器并联作为驱动电路，并联后总的最大负载电流略小于单个门最大负载电流的两倍。,如果负载所需的电流比较大，则需要在数字电路的输出端与负载之间接入一个功率驱动器件。,