第三章--CPU子系统.ppt

单击此处编辑母版标题样式,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,第三章,CPU,子系统,运算部件,寄存器,寄存器,控制部件,运算器,控制器,本章主要讨论：,运算器,控制器,数据通路结构,与外部的连接,指令的执行过程,CPU,组成,CPU,工作原理,3.2,算术逻辑运算部件,3.2.1,加法单元,一、加法器,。一位全加器：三输入、二输出,S,i,C,i,A,i,B,i,C,i-1,全加器,FA,3.2.1,加法单元,二、串行移位加法器,。,用一个全加器实现,n,位加法运算的电路,。,A,、,B,寄存器应具有移位功能,。,n,位加法运算需要,n,次运算,S,i,A,i,B,i,C,i,CP,3.3.2,并行加法器与进位逻辑结构,一、并行加法器,。用,n,个全加器构成,n,位并行加法器,。,问题：由于,S,i,需要等待,C,i-1,，因此，不能同时得出,S,1,，,S,2,，。,S,n,-,存在进位链,FA,S,n,C,n,A,n,B,n,FA,S,n-1,C,n-1,FA,S,1,C,1,A,n-1,B,n-1,C,n-2,。,A,1,B,1,C,0,3.3.2,并行加法器与进位逻辑结构,二、进位链,C,i,=,A,i,B,i,+,（,A,i,B,i,）,C,i-1,1,）,A,i,B,i,：只与本位有关，与低位无关，记作,G,i,；,2,）（,A,i,B,i,C,i-1,：是否传，取决于,A,i,B,i,，,若,1,，则传，否则不传，进位链断，将,A,i,B,i,记作,P,i,二、进位链,C,i,=G,i,+P,i,C,i-1,串行进位链,C,1,=G,1,+P,1,C,0,C,2,=G,2,+P,2,C,1,C,3,=G,3,+P,3,C,2,C,4,=G,4,+P,4,C,3,*,串行进位链影响加法速度,二、进位链,并行进位链,C,1,=G,1,+P,1,C,0,C,2,=G,2,+P,2,（,G,1,+P,1,C,0,）,=G,2,+P,2,G,1,+P,2,P,1,C,0,C,3,=G,3,+P,3,G,2,+P,3,P,2,G,1,+P,3,P,2,P,1,C,0,C,4,=G,4,+P,4,G,3,+P,4,P,3,G,2,+P,4,P,3,P,2,G,1,+P,4,P,3,P,2,P,1,C,0,采用并行进位链可以同时生成,S,1,，,S,2,，。,S,n,，,但存在的问题是当,n,较大时，扇入系数非常大,三、分组并行进位链,例：,n=16,的并行加法器：,以四位一组，分四组产生进位,。可以采用组内并行进位链，组间串行,-,扇入系数,1/4,；延时：,4,级,。组间并行进位链,C,4,=G,4,+P,4,G,3,+P,4,P,3,G,2,+P,4,P,3,P,2,G,1,+P,4,P,3,P,2,P,1,C,0,G,IP,I,三、分组并行进位链,C,4,=G,I,+P,I,C,0,C,4,=G,I,+P,I,C,0,C,8,=G,II,+P,II,C,I,C,8,=,G,II,+P,II,G,I,+P,II,P,I,C,0,C,12,=G,III,+P,III,C,II,C,12,=G,III,+P,III,G,II,+P,III,P,II,G,I,+P,III,P,II,P,I,C,0,C,16,=G,IV,+P,IV,C,III,*,实现电路,SN74181,：四位并行进位链加法器,SN74182,：组间进位链,3.2.3,多功能算数逻辑单元,一、一位,ALU,单元,。输入：,。输出：,F,i,，,Xi,，,Y,i,。控制：,S0S1S2S3,，,M,。由两个半加器构成全加器,。算数,/,逻辑运算控制门,-M,。与或非门构成输入输出选择逻辑,。可以有,16,种选择,二、四位,ALU,四位,ALU,：与一位,ALU,类似，只是一个 控制门,组内并行进位,符合比较“,A=B”,输入：,A,3,-A,0,；,B,3,-B,0,，,C,0,M,，,S,3,，,S,2,，,S,1,，,S,0,；,输出：,F,3,-F,0,，,C,4,，,G,，,P,，,A=B,三、多位,ALU,组成,用多个,74181,和,74182,组成,3.2.4,运算器组织,独立结构,小型存储,器结构,单口,双口,寄存器组独立,R,、,双口,RAM,用,多路选择器,作为,ALU,的输入逻辑，,单口,RAM,用,锁存器,作为,ALU,的输入逻辑。,一、,带多路选择器的运算器,移位器,ALU,多路选择器,多路选择器,R,0,Rn,R,0,.,Rn,R,0,.,Rn,内部总线（单向）,特点：,R,各自独立；,可同时向,ALU,提供两个操作数；,采用单向内总线。,二、,带输入锁存器的运算器,特点：,单口,RAM,不能同时向,ALU,提供两个操作数；,用锁存器暂存操作数；,采用双向内总线。,移位器,ALU,锁存器,锁存器,内部总线（双向）,R,0,Rn,通用寄存器组（小型存储器）,三、位,片式运算器,(,大规模集成电路特点：,用双口,RAM,（,两地址端、两数据端）作通用寄存器组，可同时提供数据；,用多路选择器作输入逻辑，不需暂存操作数；,ALU,增加乘、除功能，用乘商寄存器存放乘数、乘积或商。,例,.4,位片运算器粗框,移位器,ALU,多路选择器,多路选择器,D,O,RAM,D,i,B,地址,A,地址,Cn,D,B,D,A,G、P,控制信息,Cn+4,乘商寄存器,4,4,4,4,4,4,4,4,4,4,4,4,第三节 运算方法,3.3.1.1,补码加减法,数用补码表示，符号位参加运算。,实际操作能否只取决于操作码,？,结果需不需修正？,如何将减法转换为加法？,3.3.1,定点加减运算,1.,基本关系式X+Y),补,=X,补,+Y,补,（,1,）,(X-Y),补,=X,补,+(-Y),补,（,2,）,式（,1,）：,操作码为“,加,”时，两数直接相加。,3)X=3,Y=2,X,补,=0 0011,Y,补,=1 1110,0 0001,（,+1,补码）,2)X=3,Y=2,X,补,=1 1101,Y,补,=1 1110,1 1011,（,5,补码）,1)X=3,Y=2,X,补,=0 0011,Y,补,=0 0010,0 0101,（,+5,补码）,4)X=3,Y=2,X,补,=1 1101,Y,补,=0 0010,1 1111,（,1,补码）,例,.,求,(X+Y),补,(X+Y),补,=X,补,+Y,补,（,1,）,(X-Y),补,=X,补,+(-Y),补,（,2,）,式（,2,）：,操作码为“,减,”时，将减转换为加。,1)X=4,Y=5,X,补,=0 0100,Y,补,=1 1011,(-Y),补,=0 0101,0 1001,（,+9,补码）,2)X=4,Y=5,X,补,=1 1100,Y,补,=0 0101,(-Y),补,=1 1011,1 0111,（,9,补码）,例,.,求,(X,Y),补,Y,补,(Y),补,：,将,Y,补,变补,不管,Y,补,为正或负，将其符号连同尾数一起各位变反，末位加,1,。,即将减数变补后与被减数相加。,X,补,=0 0100,Y,补,=1 1011,X,补,=1 1100,Y,补,=0 0101,注意：某数的,补码表示,与某数,变补,的区别。,例,.1 0101,原,1 1011,补码表示,1 0011,补,0 1101,变补,0 0101,原,0 0101,补码表示,符号位不变；,负数尾数改变，正数尾数不变。,0 0011,补,1 1101,变补,符号位改变，,尾数改变。,补码的机器负数,2.,算法流程,操作数用补码表示，符号位参加运算,结果为补码表示，符号位指示结果正负,X,补,+Y,补,X,补,+(-Y),补,ADD,SUB,3.,逻辑实现,A(X,补,),B(Y,补,),+A,A,B,B,+B,+B,+1,CP,A,A,（,1,）,控制信号,加法器输入端：,+A,：,打开控制门，将,A,送。,+B,：,打开控制门，将,B,送。,+1,：,控制末位加,1,。,+B,：,打开控制门，将,B,送。,加法器输出端：,A,：,打开控制门，将结,果送,A,输入端。,CP,A,：,将结果打入,A,。,（,2,）,补码加减运算器粗框,3.3.1.2,溢出判断,在什么情况下可能产生溢出？,例,.,数,A,有,4,位尾数，,1,位符号,S,A,数,B,有,4,位尾数，,1,位符号,S,B,符号位参加运算,结果符号,S,f,符号位进位,C,f,尾数最高位进位,C,正确,0 0011,0 0010,（,1,）,A=3 B=2,32,：,0 0101,（,2,）,A=10 B=7,10+7,：,0 1010,0 0111,1 0001,正溢,正确,负溢,正确,正确,（,3,）,A=-3 B=-2,-3+(-2),：,1 1011,1 1101,1 1110,（,4,）,A=-10 B=-7,-10+(-7),：,0 1111,1 0110,1 1001,（,5,）,A=6 B=-4,6+(-4),：,0 0010,0 0110,1 1100,（,6,）,A=-6 B=4,-6+4,：,1 1110,1 1010,0 0100,（,2,）,A=10 B=7,10+7,：,0,1010,0,0111,1,0001,（,4A=-10 B=-7,-10+(-7),：,0,1111,1,0110,1,1001,1.,硬件判断逻辑一,（,S,A,、,S,B,与,S,f,的关系）,溢出,=,S,A,S,B,S,f,S,A,S,f,S,B,2.,硬件判断逻辑二,（,C,f,与,C,的关系）,正确,0 0011,0 0010,（,1,）,A=3 B=2,3+2,：,0 0101,（,2,）,A=10 B=7,10+7,：,0 1010,0 0111,1 0001,正溢,正确,负溢,正确,正确,（,3,）,A=-3 B=-2,-3+(-2),：,1 1011,1 1101,1 1110,（,4,）,A=-10 B=-710+(-7),：,0 1111,1 0110,1 1001,（,5,）,A=6 B=-4,6+(-4),：,0 0010,0 0110,1 1100,（,6,）,A=-6 B=4,-6+4,：,1 1110,1 1010,0 0100,Cf,=0,C=0,Cf,=0,C=1,Cf,=1,C=1,Cf,=1,C=0,Cf,=1,C=1,Cf,=0,C=0,1,1,1,1,1,1,（,2,）,A=10 B=7,10+7,：,0,1010,0,0111,1,0001,（,4,）,A=-10 B=-7,-10+(-7),：,0,1111,1,0110,1,1001,1.,硬件判断逻辑一,（,S,A,、,S,B,与,S,f,的关系）,溢出,=,S,A,S,B,S,f,S,A,S,f,S,B,2.,硬件判断逻辑二,（,C,f,与,C,的关系）,溢出,=,C,f,C,3.,硬件判断逻辑三,（双符号位,）,（1）3+2：,正确,00,0011,00,0010,00,0101,（,2,）,10+7,：,00,1010,00,0111,01,0001,正溢,正确,负溢,正确,正确,（,3,）,-3+(-2),：,11,0111,11,1101,11,1110,（,4,）,-10+(-7),：,10,1111,11,0110,11,1001,（,5,）,6+(-4),：,00,0010,00,0110,11,1100,（,6,）,-6+4,：,11,1110,11,1010,00,0100,第一符号位,S,f1,第二符号位,S,f2,溢出,=S,f1,S,f2,（,2,）,A=10 B=7,10+7,：,0,1010,0,0111,1,0001,（,4,）,A=-10 B=-7,-10+(-7),：,0,1111,1,0110,1,1001,1.,硬件判断逻辑一,（,S,A,、,S,B,与,S,f,的关系）,溢出,=,S,A,S,B,S,f,S,A,S,f,S,B,2.,硬件判断逻辑二,（,C,f,与,C,的关系）,溢出,=,C,f,C,3.,硬件判断逻辑三,（双符号位,）,3.3.13,移位操作,逻辑移位,：,数码位置变化，数值,不变,。,1.,移位类型,算术移位,1 0 0 0,1 1 1 1,循环左移：,0,：数码位置变化，数值,变化,符号位不变。,1,0 0 1 1 1 1,算术左移：,1,0,0,1,1,1,1,1,0,1,1,1,1,0,(-15),(-30),（,1,）单符号位,：,0,0111,0,111,0,（,2,）双符号位,：,00,111,0,00,0111,2.,正数补码移位规则,（,3,）移位规则,左移,右移,右移,0,0111,0,0011,左移,左移,右移,右移,0,1 110,0,00,1110,00,0111,数符不变,（单：符号位不变双：第一符号位不变）。,空位补,0,（右移时第二符号位移至尾数最高位）。,（,1,）单符号位,：,1,1011,1,011,0,（,2,）双符号位,：,1,0 110,0,11,0110,3.,负数补码移位规则,（,3,）移位规则,左移,右移,右移,1,1011,1,1101,左移,右移,右移,11,0110,11,1011,数符不变,（单：符号位不变；双：第一符号位不变）。,左移空位补,0,（第二符号位移至尾数最高位）。,右移空位补,1,3.3.1.4,舍入方法,1.,0,舍,1,入（原码、补码）,0 0010,0,原,1 0010,1,原,1 1101,1,补,2.,末位恒置,1,（原码补码）,0 0010,0,原,1 1101,1,补,1 0010,1,原,0 0010,原,1 0011,原,1 1110,补,0 001,1,原,1 001,1,原,1 110,1,补,1,0011,原,1,1101,补,例,.,保留,4,位尾数：,例,.,保留,4,位尾数：,3.3.2,定点乘法运算,3.3.2.1,原码一位乘法,每次用一位乘数去乘被乘数。,1.,算法分析,乘法 部分积累加、移位。,例,.0.1101,1.1011,乘积,P=X Y,积符,S,P,=S,X,S,Y,X,原,Y,原,（,1,）手算,0.1101,0.1011,1101,1101,0000,1101,0.10001111,上符号：,1.10001111,部分积,问题：,1,）加数增多（由乘数位数决定）。,2,）加数的位数增多（与被乘数、乘,数位数有关）。,改进：将一次相加改为分步累加。,（,2,）分步乘法,每次将一位乘数所对应的部分积与,原部分积的累加和相加，并移位。,设置寄存器：,A,：,存放,部分积累加和,、,乘积高位,B,：,存放,被乘数,C,：,存放,乘数,、,乘积低位,设置初值：,A=00.0000,B=X=00.1101,C=Y=.1011,步数 条件 操作,A C,00.0000 .101,1,1,）,C,n,=1,+B,C,n,+00.1101,00.,1101,0.1101,0.101,1,1101,1101,0000,1101,0.10001111,B,C,1101,00.,0110,1,.10,1,0.1101,0.10,1,1,2,）,C,n,=1,+B,+00.1101,0,1,.,0011,00.,1001,11,.1,0,0.1101,0.1,0,11,0.1101,0.1011,1101,1101,0000,1101,0.10001111,B,C,3,）,C,n,=0,+0,+00.0000,00.,1001,00.,0100,111,.,1,4,）,C,n,=1,+B,+00.1101,0,1,.,0001,00.,1000,1111,X,原,Y,原,1.10001111,2,.,算法流程,0 A、X B、Y C、0 CR,C,n,=1,？,CR=n？,1/2,（,A+B,）,A,，,C,1/2,（,A+0,）,A,，,C,CR+1 CR,Y,Y,N,N,Sx,+,Sy,S,A,3.,运算规则,（,1,）操作数、结果用原码表示；,（,2,）绝对值运算，符号单独处理；,（,3,）被乘数,(B),、,累加和,(A),取双符号位；,（4）乘数末位(,C,n,),为判断位，其状态决定,下步操作；,（5）作,n,次循环（累加、右移）。,3.3.2.2,补码一位乘法,1.,算法分析,X,补,=X,0,.X,1,X,2,X,n,（,1,）,Y,为正：,Y,补,=0.Y,1,Y,2,Y,n,(XY),补,=X,补,(0.Y,1,Y,2,Y,n,),（,2,）,Y,为负：,Y,补,=1.Y,1,Y,2,Y,n,(XY),补,=X,补,(0.Y,1,Y,2,Y,n,)+(-X),补,（,3,）,Y,符号任意：,(XY),补,=X,补,(0.Y,1,Y,2,Y,n,)+(-X),补,Y,0,符号位,（,4,）,展开为部分积的累加和形式：,(XY),补,=X,补,(0.Y,1,Y,2,Y,n,)+(-X),补,Y,0,=X,补,(0.Y,1,Y,2,Y,n,)-X,补,Y,0,=X,补,(-Y,0,+,2 Y,1,+,2,Y,2,+,2,Y,n,),1,-2,-n,=X,补,-Y,0,+(,Y,1,-2 Y,1,)+(,2 Y,2,-2 Y,2,)+,-1,-1,-2,-(n-1)-n,+(,2 Y,n,-2,Y,n,),=X,补,(Y,1,-Y,0,)+2(Y,2,-Y,1,)+2(Y,3,-Y,2,)+,-1 -2,+2(0 -,Y,n,),-n,+2(,0,-,Y,n,),-n,Y,n+1,=X,补,(,Y,1,-Y,0,)+2(,Y,2,-Y,1,)+2(,Y,3,-Y,2,)+,-1 -2,+2(,0,-,Y,n,),-n,Y,n+1,比较法：用相邻两位乘数比较的结果决定,+X,补,、,-X,补,或,+0,。,2.,比较法,算法,Y,n,(,高位,),Y,n+1,(,低位,),操作,(A,补,为部分积累加和,),0 0,0 1,1 0,1 1,1/2A,补,1/2(A,补,+X,补,),1/2(A,补,-X,补,),1/2A,补,(0),(1),(-1),(0),3.,运算实例,X=-0.1101,Y=-0.1011,求,(XY),补,。,初值：,A=00.0000,B=X,补,=11.0011,-B=(-X),补,=00,.1101,C=Y,补,=1,.0101,步数 条件 操作,A C,00.0000 1.010,1,1,）,1 0,-B,C,n,+00.1101,00.,1101,00.,0110,1,1.01,01,2,）,0 1,+B,+11.0011,11.,1001,11.,1100,11,1.0,10,3,）,1 0,-B,+00.1101,00.,1001,00.,0100,111,1.,01,4,）,0 1,+B,+11.0011,11.,0111,11.,1011,1111,1.0,0,C,n+1,C,n,C,n+1,5,）,1 0,-B,+00.1101,(XY),补,=0.10001111,4,）,0 1,+B,+11.0011,11.,0111,11.,1011,1111,1.0,5,）,1 0,-B,+00.1101,00.,1000,1111,修正,(1)A,、,B,取双符号位，符号参加运算；,(2)C,取单符号位，符号参加移位，以决定最后是否,修正；,(3)C,末位设置附加位,C,n+,1,，,初值为,0,，,C,n,C,n+,1,组成判,断位，决定运算操作,；,(4)作,n,步循环,若需作第,n+1,步,则不移位,仅修正。,4.,运算规则,1.0:-B,修正,0.1:+B,修正,0.0:,不修正,1.1:,不修正,3.3.3,定点除法运算,除法 若干余数与除数加减、移位。,例,.0.101100.11111,0.10110,1101,0.,0,1,11111,0.11111,0,0,0,1,11111,10101,0,1,11111,1011,0,0,.,00000,.,0.,商：,0.10110,余数：,0.101102,5,实现除法的关键：,比较余数、除数,绝对值大小，以,决定上商。,3.3.3.1,原码恢复余数法,1.,算法,比较两数大小可用减法试探。,2,余数,-,除数,=,新余数,为正,:,够减,商,1,。,为负,:,不够减,商,0,恢复原余数。,2.,实例,X=-0.10110,，,Y=0.11111,，求,X/Y,，,给出商,Q,和余数,R,设置：,A,：,被除数、余数，,B,：,除数，,C,：商,初值：,A=X=00.10110,B=Y=00.11111,C=Q=0.00000,-B=11.00001,步数 条件 操作,A C,00.10110 0.00000,1,）,0,-B,01.01100,+11.00001,00.01101,0.0000,1,2,）,1,-B,00.11010,+11.00001,11.11011,0.000,10,3,）,恢复余数,+B,+00.11111,00.11010,01.10100,0.00,101,4,）,0,-B,+11.00001,00.10101,C,n,S,A,Q,1,Q,2,Q,3,r,0,2r,0,r,1,2r,1,r,2,r,2,2r,2,r,3,步数 条件 操作,A C,00.10101 0.00,101,5,）,0,-B,01.01010,+11.00001,00.01011,0.0,1011,6,）,1,-B,00.10110,+11.00001,11.10111,0.,10110,7,）,恢复余数,+B,+00.11111,00.10110,Q=-0.10110,C,n,Q,4,Q,5,Q,3,r,3,2r,3,r,4,2r,4,r,5,r,5,R=0.10110,2,-5,X/Y=-0.10110+,-0.10110,2,-5,0.11111,3.,说明,（,1,）,A,、,B,双符号位，,X,、,Y,绝对值，,X,小于,Y,。,（,2,）,运算结束后，余数乘以,2,，与被除数同号。,-,n,3.2.3.2,原码不恢复余数法（加减交替法）,1算法分析,第二步,:,2,r,1,-B=,r,2,0,第三步,:,r,2,+B=,r,2(,恢复余数,),第四步,:,2,r,2,-B=,r,3,2,r,2,-B=2(,r,2,+B)-B,=2,r,2,+B=,r,3,第二步,:,2,r,1,-B=,r,2,0,第三步,:2,r,2,+B=,r,3,(,不恢复余数,),2.,算法,r,i+1,=2,r,i,+(1-2Q,i,)Y,r,i,为,正，,则,Q,i,为,1,，,第,i+1,步作,2,r,i,-Y,；,r,i,为,负，,则,Q,i,为,0，,第,i+1,步作,2,r,i,+Y,。,3.,实例,X=0.10110,，,Y=-0.11111,，求,X/Y,，,给出商,Q,和余数,R,。,初值：,A=X=00.10110,B=Y=00.11111,C=Q=0.00000,-B=11.00001,步数 条件 操作,A C,00.10110 0.00000,1,）,为正,-B,01.01100,+11.00001,00.01101,0.0000,1,2,）,为负,-B,00.11010,+11.00001,11.11011,0.000,10,3,）,+B,+00.11111,11.10110,0.00,101,为正,00.10101,C,n,r,Q,1,Q,2,Q,3,r,0,2r,0,r,1,2r,1,r,2,2r,2,r,34,）,为正,-B,01.01010,+11.00001,00.01011,0.0,1011,Q,4,2r,3,r,4,步数 条件 操作,A C,00.01011 0.0,1011,6,）,为负,恢复余数,+B,+00.11111,00.10110,Q=-0.10110,C,n,Q,4,r,4,5,）,为正,-B,00.10110,+11.00001,11.10111,0.,10110,Q,5,2r,4,r,5,r,5,R=0.10110,2,-5,X/Y=-0.10110+,0.10110,2,-5,-0.11111,4.,运算规则,（,1,）,A,、,B,取双符号位，,X,、,Y,取绝对值运算，,X Y,。,（,2,）,根据余数的正负决定商值及下一步操作。,（,3,）求,n,位商，作,n,步操作；若第,n,步余数为负，则第,n+1,步恢复余数，不移位。,3.3.3.3,补码不恢复余数法（加减交替法）,如何判断是否够减？,如何上商？,如何确定商符？,1.,判够减,(1),同号相除,4 7,7 4,-4-7,-7-4,1,-4 7,-7 4,4-7,7-4,0,1,0,-4,3,-7,-3,-(-4),-3,-(-7),3,够减,不够减,够减,不够减,够减：,r,与,X,、,Y,同号；,不够减：,r,与,X,、,Y,异号。,(2),异号相除,1,0,1,0,+(-4),3,+(-7),-3,+4,-3,+7,3,够减,够减,不够减,不够减,够减：,r,与,X,同号,与,Y,异号；,不够减：,r,与,X,异号,与,Y,同号。,（,3,）判断规则,同号：作,X,补,-Y,补,X,补,Y,补,够减,：,r,补,与,Y,补,同号,不够减,：,r,补,与,Y,补,异号,异号：作,X,补,+Y,补,够减,：,r,补,与,Y,补,异号,不够减,：,r,补,与,Y,补,同号,2.,求商值,X,补,Y,补,同号：商为正,异号：商为负,够减商,1,不够减商,0,够减商,0,不够减商,1,(,r,、,Y,同号,),(,r,、,Y,异号,),(,r,、,Y,异号,),(,r,、,Y,同号,)够减,商,1,不够减商,0,够减商,0,不够减,商,1,(,r,、,Y,同号,),(,r,、,Y,异号,),(,r,、,Y,异号,),(,r,、,Y,同号,),(,r,、,Y,同号,),(,r,、,Y,异号,),(,r,、,Y,异号,),(,r,、,Y,同号,),够减,商,1,不够减,商,0,够减,商,0,不够减,商,1,上商规则：,Q,i,=Sr,i,S,Y,余数与除数同号商,1,，异号商,0,。,3.,算法,(,r,i+1,),补,=2,r,i,补,+(1-2Q,i,补,)Y,补,r,i,补,与,Y,补,同号，,则,Q,i,补,为,1,，,第,i+1,步作,2,r,i,补,-Y,补,；,r,i,补,与,Y,补,异号，,则,Q,i,补,为,0，,第,i+1,步作,2,r,i,补,+Y,补,。,4.,求商符,令,X,补,=,r,0,补,r,0,补,与,Y,补,同号：,Q,0,补,=1,异号：,Q,0,补,=0,与实际商,符相反,商符,5.,商的校正,X,补,Y,补,=(1+2 +2,Qi,补,)+,2,r,n,补,Y,补,-,n,-,i,n,-,1,i,=,0,-,n,商,余数,真商,=,假商,+1.00001,=Q,0,.Q,1,Q,2,Q,n-1,求,n-1,位商,(,假商,),X,补,Y,补,=(1+2 +2,Qi,补,)+,2,r,n,补,Y,补,-,n,-,i,n,-,1,i,=,0,-,n,商,余数,(1)2,Qi,补,n,-,1,i,=,0,-,i,(2)2,-,n,第,n,位商,(,末位商,),恒置,1,(3)1,商符变反,n,位,(4),余数求至,rn,6.,实例,X=0.10110,，,Y=-0.11111,，求,X/Y,，,给出商,Q,和余数,R,。,初值：,A=X,补,=00.10110,B=Y,补,=11.00001,C=Q,补,=0.00000,-B=00.11111,步数 条件 操作,A C,00.10110 0.0000,1,）,异号,+B,01.01100,+11.00001,00.01101,0.00,00,2,）,同号,+B,0011010,+11.00001,11.11011,0.0,001,C,n,-1,r,、Y,Q,1,Q,2,r,0,2r,0,r,1,2r,1,r,2,求商符,Q,0,异号,0,5,）,+B,+11.00001,00.10110,11.10111,步数 条件 操作,A C,11.11011 0.0,001,3,）,异号,-B,11.10110,+00.11111,00.10101,0.,0010,4,）,异号,+B,01.01010,+11.00001,00.01011,0.0100,C,n,-1,r,、Y,Q,3,Q,2,r,2,2r,2,r,3,2r,3,r,4,2r,4,r,5,假商,=0.0100,Q,4,真商,=0.0100+1.00001=1.01001,Q=-0.10111 R=-0.010012,X/Y=-0.10111+,-0.01001,2,-5,-0.11111,-,5,7.,运算规则,（,1,）,A,、,B,取双符号位，符号参加运算，并且,X B,E,，则,B,E,+1 B,E,，,B,M,，,直到,B,E,=A,E,1.1010,(2)0.0101,+0.1101,A,M,+B,M,A,M,4.,结果规格化,M 1,应,左移规格化,应,右移规格化,A,E,-1 A,E,若,A,f1,A,f2,=1,则右规：,(1)11.0001,+00.1001,11.1010,(2)00.0101,+00.1101,01.0010,(-1/2,除外,),A,f1,A,f2,A,1,A,M,11,.,1,010,若,A,f1,A,f2,A,1,+A,f1,A,f2,A,1,=1,则左规：,01,.0010,A,f1,A,f2,A,M,A,E,+1 A,E,例：设,X=2,-4,0.11011011,，,Y=2,-2,（,-0.10101100,）,求：,X+Y=,？,解：设各个部分位数为,1,，,3,，,2,，,8,X,补,=1100 00.11011011,Y,补,=1110 11.01010100,1,。求阶差,E=E,X,-E,Y,=E,X,补,+-E,Y,补,=1100+0010=,=1110,E=EX-EY=EX,补,+-EY,补,=1110,E=EX-EY=-2,，,XY,按对阶规则：,X,M,（,2,），,E,X,+2,得,X,补,=1110 00.00110110,11,2,。尾数相加,00.00110110,11,+11,.01010100,11.10001010,11,3,。规格化,S,f1,S,f2,S,M1,=1,需要左规，,S,M,（,1,）,，,E,S,-1,得：,S,补,=X+Y,补,=1101 11.00010101,1,4,。舍入处理：采用,0,舍,1,入,11.00010101,+1,11.00010110,5.溢出判别,无溢出，,S=X+Y=-0.11101010,2,-3,3.3.4.2,浮点乘法运算,步骤：,1.,检测操作数是否为,0,。,2.,阶码相加。,若阶码用移码表示，相加后要修正。,浮点乘 定点加、定点乘,3.,尾数相乘。,相乘前,不需对阶,。,设A=2,A,M,，,B=2,B,M,A,E,B,E,A,E,+B,E,A,B=2,(,A,M,B,M,),4.,结果规格化。,一般,左规,。,3.3.4.3,浮点除法运算,步骤：,1.,检测操作数是否为,0,。,2.,调整尾数：,A,M,B,M,?,浮点除 定点减、定点除,4.,尾数相除。,相除前,不需对阶,。,设A=2,A,M,，,B=2,B,M,A,E,B,E,5.,结果不再规格化。,A,E-,B,E,A,B=2,(,A,M,B,M,),3.,阶码相减。,若阶码用移码表示，相减后要修正。,综合应用题,设某运算器简化的结构如图所示，填一下空。,输出,输入,a,c,b,i,1,。指出,a,，,b,，,c,各为什么寄存器？,a,：,b,：,c,：,2,。在下列运算中，各寄存器的配置,加：减：,乘：除：,3,。以补码运算为例，指出相应寄存器内容,加：,减：,乘：,除：,3.4 CPU,模型,PDP-11,3.4.1 CPU,设计步骤,1,。拟定指令系统,-,逻辑依据,2,。确定总体结构,-,空间安排,3,。拟定时序系统,-,时间安排,4,。拟定指令流程,5,。拟定操作时间表,6,。微操作组合化简,7,。画出逻辑图,3.4.2,模型机的指令系统,1,。指令类型选取,*,原则：指令系统一定要完备的,基本指令集 模型机指令集,1,）传送：,MOV,MOV,2,）算术：,SUB,，,ADD,NEG ADD,SUB,NEG,INC,DEC,3,）逻辑：,AND,COM,或,OR,COM AND,OR,EOR,COM,4,）移位：,SR,，,SL SR,，,SL,5,）程控：条件转，无条件转,JMP,，,SKP,，,RST,，,JSR,6,）,I/O,：,MOV,*,模型机指令系统是完备的,2,。指令类型分类,有益于指令格式编码,1,MOV,类,-MOV,2,）双操作数类,-ADD,，,SUB,，,AND,，,OR,，,EOR,3,）单操作数类,-COM,NEG,INC,DEC,RR,RL,4,）转移类,-JMP,，,SKP,，,5,）转子类,-RST,，,JSR,3,。指令格式设计,1,）指令条数：,16,条,-,四位定长编码,2,）寄存器：,通用寄存器：,R0,，,R1,，,R2,，,R3,000 001 010 011,堆栈寄存器：,SP,：,100,程序状态字：,PSW,：,101,程序计数器：,PC,：,111,3,）寻址方式,R-,寄存器寻址,-000,（,R,）,-,寄存器间接寻址,-001,-,（,R,自减寄存器间接寻址,-010,I/,（,R,）,+,-,立即,/,自增寄存器间接,-011,D/(R)+-,直接,/,双间接寻址,-100,P/X(R)-,相对,/,变址寻址,-101,跳步,-110,4,）双操作数指令格式,4 3 3 3 3,0000,：,MOV;0001:ADD;0010:SUB,0011:AND;0100:OR;0101:EOR,OP,R,M,R,M,5,）单操作数指令格式,4 6 3 3,0110,：,COM,；,0111,：,NEG,；,1000,：,INC,1001,：,DEC,；,1010,：,SL,；,1011,：,SR,OP,R,M,6,）转移类指令格式,OP,R,M,D,N,Z,V,C,转移地址 转移条件,1100,：,JMP,RST,1101,：,JSR,3.3.4.,模型机的组成与数据通路,一、部件设计,。采用单组内总线分离寄存器结构,-,单总线，选择器,1,、寄存器组：,1,）可编程寄存器：,R0R3,，,SP,，,PC,，,PSW,2,）暂存器：,C,，,D,，,3,）指令寄存器：,IR,；,4,）内存接口寄存器：,MBR,，,MAR,2,、运算部件,用,4,个,SN74181,和一个,SN74182,构成,16,位加法器,A,，,B,两个多路选择器,移位器：,DM-,直接，,RR,：右移；,RL,：左移,二、总线与数据通络结构1,）内总线：由,ALU,汇集（选择），单向内总线数据分配，寄存器逻辑上分立,2,）系统总线：,CPU,和内存、外设连接用，,地址总线（,A-BUS,）,数据总线（,D-BUS,）,控制总线（,C-BUS,）,三、各类信息的传送路径,1,、指令信息的传送路径,M,D-BUS,IR,读出 置入,2,、地址信息,。指令地址（,PC MAR,）,PC A,选择器,ALU,移位器,内总线,MAR,。下一条指令地址（,PC+1 PC,）,PC A,选择器,ALU,移位器,内总线,PC,C0,。操作数地址,-,与寻址方式有关,例：寄存器间接寻址,Ri,A/B,选择器,ALU,移位器,内总线,MAR,3,