1、单击此处编辑母版标题样式,*,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,3.3.,1,二进制译码器,3.3.,2,二,-,十进制译码器,3.3,译码器,返回,结束,放映,3/7/2026,1,复习,全班有,42,名同学，需几位二进制代码才能表示？,为什么要用优先编码器？,3/7/2026,2,3.3,译码器,译码,：编码的逆过程，将编码时赋予代码的特定含义“翻译”出来。,译码器,：实现译码功能的电路。,常用的译码器有,二进制译码器,、,二,-,十进制,译码器,和,显示译码器,等。,二进制代码,原来信息,编码对象,编码,译码,3/7/2026,3,3.3.1,二进制译码器,返
2、回,图,3-7,三位二进制译码器的方框图,输入：二进制代码（,N,位），,输出：,2,N,个，每个输出仅包含一个最小项。,输入是三位二进制代码、有八种状态，八个输出端分别对应其中一种输入状态。因此，又把三位二进制译码器称为,3,线,8,线译码器。,3/7/2026,4,1.,74LS138,的逻辑功能,内部电路图,负逻辑与非门,译码输入端,S,为控制端（又称使能端）,S=1,译码工作,S=0,禁止译码，,输出全,1,输出端,为便于理解功能而分析内部电路,仿真,3/7/2026,5,表,3-6 74LS138,的功能表,译中为,0,高电平有效,低电平有效,禁止译码,译码工作,3/7/2026,6
3、图,3-8 74,LS138,的逻辑符号,低电平有效输出,三位二进制代码,使能端,3/7/2026,7,74LS138,的逻辑功能,三个译码输入端（又称地址输入端）,A2,、,A1,、,A0,，八个译码输出端 ，以及三个控制端（又称使能端）、。,、，是译码器的控制输入端，当,=1,、,+=0(,即,=1,和 均为,0),时，,G,S,输出为高电平，译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平。,S,1,S,2,S,1,S,2,S,3,S,1,S,2,S,3,S,1,S,3,S,2,Y,0,Y,7,S,3,3/7/2026,8,当译码器处于工作状态时，每输入一个二进制代码
4、将使对应的一个输出端为低电平，而其它输出端均为高电平。也可以说对应的输出端被“译中”。,74LS138,输出端被“译中”时为低电平，所以其逻辑符号中每个输出端 上方均有“,”,符号,。,Y,0,Y,7,3/7/2026,9,2.,应用举例,(1),功能扩展,(,利用使能端实现,),图,3-9,用两片,74LS138,译码器构成,4,线,16,线译码器,A,3,=0,时，片,工作，片,禁止,A,3,=1,时，片,禁止，片,工作,扩展位控制,使能端,仿真,3/7/2026,10,(2),实现组合逻辑函数,F,（,A,，,B,，,C,）,比较以上两式可知，把,3,线,8,线译码器,74LS138,地
5、址输入端（,A,2,A,1,A,0,）作为逻辑函数的输入变量（,ABC,），译码器的每个输出端,Y,i,都与某一个最小项,m,i,相对应，加上适当的门电路，就可以利用译码器实现组合逻辑函数。,3/7/2026,11,例,3-4,试用,74LS138,译码器实现逻辑函数：,解：因为,则,3/7/2026,12,因此，正确连接控制输入端使译码器处于工作状态，将 、经一个与非门输出，,A,2,、,A,1,、,A,0,分别作为输入变量,A,、,B,、,C,，就可实现组合逻辑函数。,Y,1,Y,Y,Y,Y,图,3-10,例,3-4,电路图,仿真,3/7/2026,13,3.3.2,二,-,十进制译码器,二,十进制译码器的逻辑功能是将输入的,BCD,码译成十个输出信号。,图,3-11,二,十进制,译码器,74LS42,的逻辑符号,返回,3/7/2026,14,表,3-,7,二,-,十进制,译码器,74LS42,的功能表,译中为,0,拒绝伪码,返回,3/7/2026,15,作业题,3-5,返回,3/7/2026,16,
浙ICP备2021020529号-1 | 浙B2-20240490 
