大学数字逻老师讲课课件触发器的功能及应用.ppt

单击此处编辑母版标题样式,*,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,4.,3,触发器的逻辑功能,4.,3.1,RS,触发器,4.,3.,2,D,触发器,4.,3.,3,JK,触发器,4.,3.,4,T,触发器,4.,4,集成触发器及其应用,4.,4.1,集成,JK,触发器,4.,4.2,集成,D,触发器,4.,4.3,集成触发器的应用举例,本章小结,返回,结束,放映,3/7/2026,1,复习,同步触发器的触发方式？,什么是同步触发器的空翻？,主从触发器的触发方式？,边沿触发器的触发方式？,触发器的逻辑功能？,3/7/2026,2,触发器的,分类,：,按,逻辑功能,不同RS,触发器、,D,触发器、,JK,触发器、,T,触发器和,T,触发器等。,按,触发方式,不同：电平触发器、边沿触发器和主从触发器等。,按,电路结构,不同：基本,RS,触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。,4.,3,触发器的逻辑功能,触发器的,逻辑功能,通常用功能表、时序图、状态转换表、特性方程和状态转换图表示。,4.,3.,1,RS,触发器,表,4-5,RS,触发器状态转换表,返回,以主从,RS,触发器为例分析,RS,触发器的逻辑功能。,状态转换表是表示触发器的现态,Q,n,、输入信号和次态,Q,n+1,之间转换关系的表格。,1.,状态转换表,S,R,Q,n,Qn+1,0,0,0,0,0,1,0,1,0,1,0,1,0,1,0,0,1,0,1,0,0,1,1,1,1,1,1,1,0,1,R,有效置,0,S,有效置,1,R,、,S,不允许同时有效,R,、,S,同时无效保持,3/7/2026,4,2.,特性方程,（又称为状态方程）,由状态转换表得到,Q,n+1,的状态转换卡诺图。,图,4-15,RS,触发器的,Q,n+1,卡诺图,进一步可写出,Q,n+1,的表达式。,S,R,Q,n,Q,n+1,0,0,0,0,0,1,0,1,0,1,0,1,0,1,0,0,1,0,1,0,0,1,1,1,1,1,1,1,0,1,输入,输出,约束条件，表示不允许将,R,S,同时取为,1,3/7/2026,5,3.,状态转换图,图,4-16,RS,触发器的状态转换图,状态转换图：表示触发器状态转换的图形。它是触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号（,R,、,S,）提出的要求。,两个圆圈表示状态,0,和,1,箭头表示状态转换的方向,在箭头旁边用文字或符号表示实现转换所必备的条件,3/7/2026,6,4.3.2,D,触发器,1.,状态转换表,表,4-6,D,触发器的状态转换表,返回,D,Q,n,Q,n+1,0,0,0,0,1,0,1,0,1,1,1,1,2.,特性方程,Q,n+1,=,D,3.,状态转换图,图,4-17,D,触发器的状态转换图,3/7/2026,7,4.,3.3,JK,触发器,图,4-18,JK,触发器的逻辑符号,（,a,）下降沿触发,（,b,）上升沿触发,返回,JK,触发器是一种多功能触发器，在实际中应用很广。,JK,触发器是在,RS,触发器基础上改进而来，在使用中没有约束条件。,常见的,JK,触发器有主从结构的，也有边沿型的。,3/7/2026,8,2.,状态转换表,1.,功能表,表,4-7,JK,触发器功能表,表,4-8,JK,触发器状态转换表,3/7/2026,9,3.,特性方程,4.,状态转换图,图,4-19,JK,触发器的状态转换图,3/7/2026,10,5.,时序图,（以,CP,下降沿触发的,JK,触发器为例）,图,4-20,JK,触发器的时序图,在,CP,的下降沿更新状态，次态由,CP,下降沿到来之前的,J,、,K,输入信号决定。,3/7/2026,11,具有保持和翻转功能。,4.3.4,T,触发器,表,4-9 T,触发器的功能表,返回,1.,功能表,2.,状态转换表,表,4-10 T,触发器的状态转换表,3/7/2026,12,3.,特性方程,4.,状态转换图,图,4-21,T,触发器的状态转换图,令,JK,触发器的,J,K,T,，就可实现,T,触发器。,图,4-22,JK,触发器接成,T,触发器,3/7/2026,13,5.,T,触发器,（,1,）,T,触发器的功能,把,T,1,时的,T,触发器称为计数型触发器，又叫做,T,触发器。,每来一个,CP,脉冲，,T,触发器就翻转一次，显然能实现计数功能。,表,4-11,T,触发器的状态转换表,特性方程为,3/7/2026,14,（,2,）,JK,触发器的计数形式,令,JK,触发器的,J,=,K,=1,，就可以构成,T,触发器。,图,4-23,JK,触发器的计数形式,（,a,）电路 （,b,）工作波形,仿真,3/7/2026,15,（,3,）,D,触发器的计数形式,令,D=,Q,n,，,D,触发器就可以构成,T,触发器。,图,4-24,接成计数形式的,D,触发器,（,a,）电路 （,b,）工作波形,仿真,3/7/2026,16,目前市场上出售的集成触发器产品通常为,JK,触发器和,D,触发器两种类型。,4.,4,集成触发器及其应用,表,4-12,常用集成触发器,返回,3/7/2026,17,4.,4.,1,集成,JK,触发器,图,4-25,集成,JK,触发器,74LS112,(a),外引脚图,(b),逻辑符号,返回,常用的有,74LS112,、,CC4027,等。,74LS112,为负边沿触发的双,JK,触发器。,S,D,、,R,D,分别为异步置,1,端和异步置,0,端，均为低电平有效。,1.,74LS112,的外引脚图和逻辑符号,3/7/2026,18,2.,逻辑功能,表,4-13 74LS112,的功能表,3/7/2026,19,3.,时序图,图,4-26 74LS112,的时序图,置,0,置,1,置1,置,0,3/7/2026,20,4.,4.2,集成,D,触发器,图,4-27,双,D,触发器,74LS74,(a),外引脚图,(b),逻辑符号,返回,1.,双,D,触发器,74LS74,外引脚图和逻辑符号,3/7/2026,21,2.,逻辑功能,表,4-14,双,D,触发器,74LS74,的功能表,触发方式为,CP,上升沿触发。,低电平有效的异步置,0,端和异步置,1,端,3/7/2026,22,3.,时序图,图,4-28,74LS74,的时序图,置,0,置,D,置1,3/7/2026,23单按钮电子转换开关电路，该电路只利用一个按钮即可实现电路的接通与断开。,4.,4.3,集成触发器的应用举例,图,4-29,74LS112,的应用电路,返回,1.,74LS112,的应用实例,用触发器,F,1,构成无抖动开关，,S,为按钮开关。,触发器,F,2,接成计数形式，每按一次按钮,S,，相当于为触发器,F,2,提供一个时钟脉冲下降沿。,Q,2,端经三极管,VT,驱动继电器,KA,，利用,KA,的触点转换即可通断其它电路。,3/7/2026,24,图,4-30,同步单脉冲发生电路,（,a,）电路图 （,b,）工作波形,2.,74LS74,的应用实例,同步单脉冲发生电路。,该电路借助于,CP,产生两个起始不一致的脉冲，再由一个与非门来选通，便组成一个同步单脉冲发生电路。,从波形图可以看出，电路产生的单脉冲与,CP,脉冲严格同步，且脉冲宽度等于,CP,脉冲的一个周期。电路的正常工作与开关,S,的机械触点产生的毛刺无关，因此，可以应用于设备的起动，或系统的调试与检测。,3/7/2026,25,1.,触发器,是具有记忆功能的的逻辑电路，每个触发器能存储一位二进制数据。,2.,按照逻辑,电路结构,的不同，可以把触发器分为基本,RS,触发器、同步,RS,触发器、主从触发器和边沿触发器。,按照,触发方式,不同，可以把触发器分为异步电平触发、同步电平触发、主从触发、边沿触发。,按照,逻辑功能不同，可以把触发器分为,RS,触发器、,JK,触发器、,D,触发器、,T,触发器和,T,触发器。,本章小结,返回,3/7/2026,26,3.,RS,触发器具有约束条件。,T,触发器和,D,触发器比较简单。,T,触发器是一种计数型触发器。,JK,触发器是多功能触发器，它可以方便地构成,D,触发器、,T,触发器和,T,触发器。,4.,描述触发器逻辑功能的方法,有功能表、状态转换表、特性方程、状态转换图和时序图。,5.,集成触发器,产品通常为,D,触发器和,JK,触发器。在选用集成触发器时，不仅要知道它的逻辑功能，还必须知道它的触发方式，只有这样，才能正确的使用好触发器。,3/7/2026,27逻辑符号,“”表示边沿触发方式,“”,表示主从触发方式,非号“”：表示低电平有效,加小圆圈“,”,：表示低电平有效触发或下降沿有效触发,不加小圆圈“,”,：表示高电平有效触发或上升沿有效触发。,总结：触发器的两要素,返回,1,逻辑功能,描述方法：逻辑符号、特性表、驱动表、特性方程,3/7/2026,28,特性表,D,Q,n,Q,n+1,0,0,0,0,1,0,1,0,1,1,1,1,3/7/2026,29,驱动表,特性方程,3/7/2026,30,(1),基本,RS,触发器,直接电平触发（低电平有效,/,高电平有效），无,CP,返回,2.,触发方式,(2),同步触发,CP,的（高,/,低）电平期间触发，,在整个电平期间接收信号,RS/JK/D/T,，,在整个电平期间状态相应更新，所以存在空翻。,(3),边沿触发,只在,CP,的或边沿触发，,只在,CP,的或边沿接收信号,RS/JK/D/T,，,只在,CP,的或边沿状态更新，克服了空翻。,3/7/2026,31,(4),主从触发,有主、从两个触发器，在,CP,的高,/,低电平期间交替工作、封锁，,只在,CP,的高电平期间（或低电平期间）接收信号,RS/JK/D/T,，,只在,CP,的或边沿总的输出状态更新。,集成触发器中常见的直接置,0,和置,1,端,R,D,：直接（异步）置,0,端,S,D,：直接（异步）置,1,端，,非号：低电平有效，,直接（异步）：不受,CP,的影响。,3/7/2026,32,作业题,4-7,4-8,4-11,返回,3/7/2026,33,