第一章 数码.ppt

EXIT,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,逻辑门电路,EXIT,概述,第,3,章逻辑门电路,三极管的开关特性,TTL,集成逻辑门,CMOS,集成逻辑门,集成逻辑门的应用,本章小结,3.1,概 述,主要要求：,了解逻辑门电路的作用和常用类型。,理解高电平信号和低电平信号的含义。,TTL,即,T,ransistor-,T,ransistor,L,ogic,CMOS,即,C,omplementary,M,etal-,O,xide-,S,emiconductor,一、门电路的作用和常用类型,按功能特点不同分,普通门,(,推拉式输出,),CMOS,传输门,输出,开路门,三态门,门电路,(Gate Circuit),指用以实现基本逻辑关系和,常用复合逻辑关系的电子电路。,是构成数字电路的基本单元之一,按逻辑功能不同分,与门,或门,非门,异或门,与非门,或非门,与或非门,按电路结构不同分,TTL,集成门电路,CMOS,集成门电路,输入端和输出端都用三极管的逻辑门电路。,用互补对称,MOS,管构成的逻辑门电路。,二、高电平和低电平的含义,高电平和低电平为某,规定范围,的电位值，而非一固定值。,高电平信号是多大的信号？低电平信号又是多大的信号？,1,0,高电平,低电平,0,1,高电平,低电平,正逻辑体制,负逻辑体制,由门电路种类等决定,主要要求：,理解,三极管的开关特性。,掌握三极管开关工作的条件。,3.2,三极管的开关特性,三极管为什么能用作开关？怎样控制它的开和关？,当输入,u,I,为,低电平，使,u,BE,U,th,时,，三极管截止。,i,B,0,，,i,C,0,，,C,、,E,间相当于开关断开。,三极管关断的条件和等效电路,I,C(sat,),Q,A,u,CE,U,CE(sat,),O,i,C,M,N,I,B(sat,),T,S,负载线,临界饱和线,饱,和,区,放大区,一、三极管的开关作用及其条件,截止区,u,BE,U,th,B,E,C,三极管,截止状态,等效电路,u,I,=,U,IL,u,BE,+,-,U,th,为门限电压,IC(sat),Q,A,u,CE,U,CE(sat),O,i,C,M,N,I,B(sat),T,S,临界饱和线,饱,和,区,放大区,一、三极管的开关作用及其条件,u,I,增大,使,i,B,增大，从而工作点上移，,i,C,增大,，,u,CE,减小。,截止区,u,BE,U,th,时,，三极管开始导通，,i,B,0,，,三极管工作于放大导通状态。,I,C(sat),Q,A,u,CE,U,CE(sat),O,i,C,M,N,I,B(sat),T,S,临界饱和线,饱,和,区,放大区,一、三极管的开关作用及其条件,截止区,u,BE,I,B(sat),因为,i,B,=,IH,B,-,0.7 V,U,R,所以求得,R,B,t,on,二、三极管的动态开关特性,开关时间主要由于,电荷存储效应,引起，要提高开关速度，必须降低三极管饱和深度，加速基区存储电荷的消散。,C,E,B,SBD,B,C,E,在普通三极管的基极和集电极之间并接一个肖特基势垒二极管,(,简称,SBD,),。,B,C,SBD,抗饱和三极管的开关速度高,没有电荷存储效应,SBD,的导通电压只有,0.4 V,而非,0.7 V,，,因此,U,BC,=0.4 V,时，,SBD,便导通，使,U,BC,钳在,0.4 V,上，降低了饱和深度。,三、,抗饱和三极管简介,主要要求：,了解,TTL,与非门的组成和工作原理。,了解,TTL,集成逻辑门的主要参数和使用常识。,3.3,TTL,集成逻辑门,掌握,TTL,基本门的逻辑功能和主要外特性。,了解,集电极开路门和三态门的逻辑功能和应用,。,A,B,C,V,1,V,2,V,3,V,4,V,5,V,6,V,D1,V,D2,V,D3,R,1,R,2,R,4,R,5,R,B,R,C,B,1,C,1,C,2,E,2,Y,V,CC,+5V,输入级,中间倒相级,输出级,STTL,系列与非门电路,逻辑符号,8.2 k,900,50,3.5 k,500,250,V,1,V,2,V,3,V,5,V,6,一、,TTL,与非门的基本组成与外特性,(,一,),典型,TTL,与非门电路,除,V,4,外，采用了抗饱和三极管用以提高门电路工作速度。,V,4,不会工作于饱和状态，因此用普通三极管。,输入级主要由多发射极管,V,1,和基极电阻,R,1,组成，用以实现输入变量,A,、,B,、,C,的与运算。,V,D1,V,D3,为输入钳位二极管，用以抑制输入端出现的负极性干扰。正常信号输入时，,V,D1,V,D3,不工作，当输入的负极性干扰电压大于二极管导通电压时，二极管导通，输入端负电压被钳在,-,0.7 V,上，这不但抑制了输入端的负极性干扰，对,V,1,还有保护作用。,中间级起倒相放大作用，,V,2,集电极,C,2,和发射极,E,2,同时输出两个逻辑电平相反的信号，分别驱动,V,3,和,V,5,。,R,B,、,R,C,和,V,6,构成有源泄放电路，用以减小,V,5,管开关时间，从而提高门电路工作速度。,输出级由,V,3,、,V,4,、,R,4,、,R,5,和,V,5,组成。其中,V,3,和,V,4,构成复合管，与,V,5,构成推拉式输出结构，提高了负载能力。,V,D1,V,D3,在正常信号输,入时不工作，因此下面的分,析中不予考虑。,R,B,、,R,C,和,V,6,所构成的有源泄放电路的,作用是提高开关速度,，,它们,不影响与非门的逻辑功能，,因此下面的工作原理分析中,也不予考虑。,因为抗饱和三极管,V,1,的集电结导通电压为,0.4 V,，,而,V,2,、,V,5,发射结导通电压为,0.7 V,，因此要使,V,1,集电结和,V,2,、,V,5,发射结导通，必须,u,B1,1.8 V,。,0.3 V,3.6 V,3.6 V,输入端有一个或数个为,低电平时，,输出高电平。,输入低电平端对应的发射结导通，,u,B1,=0.7 V+0.3 V=1 V,V,1,管其他发射结因反偏而截止。,1 V,这时,V,2,、,V,5,截止。,V,2,截止使,V,1,集电极等效电阻很大，使,I,B1,I,B1(sat),，,V,1,深度饱和。,V,2,截止使,u,C2,V,CC,=5 V,，,5 V,因此，输入有低电平时，输出为高电平。,截止,截止,深度饱和,V,3,微饱和，,V,4,放大工作。,u,Y,=5V,-,0.7,V,-,0.7,V,=,3.6,V,电路输出为高电平。,微饱和,放大,(,二,),TTL,与非门的工作原理,综上所述,该电路实现了与非逻辑功能,即,3.6 V,3.6 V,3.6 V,因此，,V,1,发射结反偏而集电极正偏，称,处于倒置放大状态。,1.8 V,这时,V,2,、,V,5,饱和。,u,C2,=,U,CE2(sat),+,u,BE5,=0.3 V+0.7 V=1 V,使,V,3,导通，而,V,4,截止。,1 V,u,Y,=,U,CE5(sat),0.3 V,输出为低电平,因此，输入均为高电平时，输出为低电平。,0.3 V,V,4,截止使,V,5,的等效集电极电阻很大，使,I,B5,I,B5(sat),，,因此,V,5,深度饱和。,倒置放大,饱,和,饱和,截止,导通,TTL,电路输入端悬空时相当于输入高电平。,输入均为高电平时，,输出低电平,V,CC,经,R,1,使,V,1,集电结和,V,2,、,V,5,发射结导通，使,u,B1,=1.8 V,。,深,注意,2.,TTL,与非门的工作原理,电压传输特性测试电路,0,u,O,/V,u,I,/V,0.3,1.0,2.0,3.0,3.6,1.0,2.0,A,C,D,B,U,OH,U,OL,STTL,与非门,电压传输特性曲线,(,三,),TTL,与非门的外特性及主要参数,1.,电压传输特性,和噪声容限,输出电压随输入电压变化的特性,u,I,较小时工作于,AB,段，这时,V,2,、,V,5,截止，,V,3,、,V,4,导通，输出恒为高电平，,U,OH,3.6V,，,称与非门工作在截止区或处于关门状态。,u,I,较大时工作于,BC,段，这时,V,2,、,V,5,工作于放大区,，,u,I,的,微小增大引起,u,O,急剧下降，称与非门工作在转折区。,u,I,很大时工作于,CD,段，这时,V,2,、,V,5,饱和，输出恒为低电平，,U,OL,0.3V,，,称与非门工作在饱和区或处于开门状态。,电压传输特性测试电路,0,u,O,/V,u,I,/V,0.3,1.0,2.0,3.0,3.6,1.0,2.0,A,C,DB,U,OH,U,OL,STTL,与非门,电压传输特性曲线,饱和区：与非门处于开门状态。,截止区：与非门处于关门状态。,转折区,下面介绍与,电压传输特性有关的主要参数：,有关参数,0,u,O,/V,u,I,/V,0.3,1.0,2.0,3.0,3.6,1.0,2.0,A,C,D,B,U,OH,U,OL,电压传输特性曲线,标准高电平,U,SH,当,u,O,U,SH,时，则认为输出高电平，通常取,U,SH,=3 V,。,标准低电平,U,SL,当,u,O,U,SL,时，则认为输出低电平，通常取,U,SL,=0.3 V,。,关门电平,U,OFF,保证输出,不小于,标准高电平,U,SH,时,允许的输入低电平的最大值。,开门电平,U,ON,保证输出,不高于,标准低电平,U,SL,时,允许的输入高电平的最小值。,阈值电压,U,TH,转折区中点对应的输入电压，又称门槛电平。,U,SH,=3V,U,SL,=0.3V,U,OFF,U,ON,U,TH,近似分析时认为：,u,I,U,TH,，,则与非门开通，,输出低电平,U,OL,；,u,I,U,TH,，,则与非门关闭，,输出高电平,U,OH,。,噪声容限越大，抗干扰能力越强。,指输入低电平时，允许的最大正向噪声电压。,U,NL,=,U,OFF,U,IL,指输入高电平时，允许的最大负向噪声电压。,U,NH,=,U,IH,U,ON,输入信号上叠加的噪声电压只要不超过允许值，就不会影响电路的正常逻辑功能，这个允许值称为,噪声容限,。,输入高电平噪声容限,U,NH,输入低电平噪声容限,U,NL,输入负载特性测试电路,输入负载特性,曲线,0,u,I,/V,R,1,/k,U,OFF,1.1,F,N,R,OFF,R,ON,2.,输入负载特性,R,OFF,称关门电阻,。,R,I,R,ON,时，相应输入端相当于输入高电平。对,STTL,系列，,R,ON,2.1 k,。,R,ON,R,OFF,U,OFF,例,下图中，已知,R,OFF,800,，,R,ON,3 k,，试,对应,输入波形定性画出,TTL,与非门的输出波形。,(,a,),(,b,),t,A,0.3 V,3.6 V,O,不同,TTL,系列，,R,ON,、,R,OFF,不同。,相应输入端相当于输入低电平，也即相当于输入逻辑,0,。,逻辑,0,因此,Y,a,输出恒为高电平,U,OH,。,相应输入端相当于输入高电平，也即相当于输入逻辑,1,。,逻辑,1,因此，可画出波形如图所示。,Y,b,t,O,Y,a,t,U,OH,O,解：图,(,a,),中，,R,I,=300,R,ON,3 k,3.,负载能力,负载电流流入与非门的输出端。,负载电流从与非门的输出端流向外负载。,负载电流流入驱动门,I,OL,负载电流流出驱动门,I,OH,输入均为高电平,输入有低电平,输出为低电平,输出为高电平,灌电流负载,拉电流负载,不管是灌电流负载还是拉电流负载，负载电流都不能超过其最大允许电流，否则将导致电路不能正常工作，甚至烧坏门电路。,实用中常用,扇出系数,N,OL,表示电路负载能力。,门电路输出低电平时允许带同类门电路的个数。,通常按照负载电流的流向将与非门负载分为,灌电流负载,拉电流负载,由于三极管存在开关时间，元、器件及连线存在一定的寄生电容，因此输入矩形脉冲时，输出脉冲将延迟一定时间。,输入信号,U,Om,0.5,U,Om,0.5,U,Im,U,Im,输出信号,4.,传输延迟时间,输入电压波形下降沿,0.5,U,Im,处到输出电压上升沿,0.5,U,om,处间隔的时间称,截止延迟时间,t,PLH,输入电压波形上升沿,0.5,U,Im,处到输出电压下降沿,0.5,U,om,处间隔的时间称,导通延迟时间,t,PH,L,。,平均传输延迟时间,t,pd,t,PHL,t,PLH,t,pd,越小，则门电路开关速度越高，工作频率越高。,0.5,U,Im,0.5,U,Om,5.,功耗,-,延迟积,常用功耗,P,和平均传输延迟时间,t,pd,的乘积,(,简称,功耗,延迟积,),来,综合评价门电路的性能，即,M,=,P t,pd,性能优越的门电路应具有功耗低、工作速度高的,特点，然而这两者矛盾。,M,又称品质因素，值越小，说明综合性能越好。,使用时需,外接,上拉电阻,R,L,即,Open collector gate,，,简称,OC,门。,常用的有集电极开路与非门、三态门、或非门、与或非门和异或门等。,它们都是在与非门基础上发展出来的，,TTL,与非门的上述特性对这些门电路大多适用。,V,C,可以等于,V,CC,也可不等于,V,CC,二、其他功能的,TTL,门电路,(,一,),集电极开路与非门,1.,电路、逻辑符号和工作原理,输入都为高电平时，,V,2,和,V,5,饱和导通，输出为低电平,U,OL,0.3 V,。,输入有低电平时，,V,2,和,V,5,截止，输出为高电平,U,OH,V,C,。,因此具有与非功能。,工作原理,OC,门,相当于与门作用。,因为,Y,1,、,Y,2,中有低电,平时Y,为低电平；只有,Y,1,、,Y,2,均为高电平时，,Y,才为高电平，故,Y,=,Y,1,Y,2,。,2.,应用,(,1,),实现线与,两个或多个,OC,门的输出端直接相连，相当于将这些输出信号相与，称为线与。,Y,只有,OC,门才能实现线与。普通,TTL,门输出端不能并联，否则可能损坏器件。,注意,(,2,),驱动显示器和继电器等,例,下图为用,OC,门驱动发光二极管,LED,的显示电路。,已知,LED,的正向导通压降,U,F,=2V,，,正向工作电流,I,F,=10,mA,，,为保证电路正常工作，试确定,R,C,的值。,解,：,为保证电路正常工作，应满足,因此,R,C,=270,分析该电路只有在,A,、,B,均为高电平，使输出,u,O,为低电平时，,LED,才导通发光；否则,LED,中无电流流通，不发光。,要使,LED,发光，应满足,I,R,c,I,F,=10 mA,。,TTL,CMOS,R,L,V,DD,+5 V,(,3,),实现电平转换,TTL,与非门有时需要驱动其他种类门电路，而不同种类门电路的高低电平标准不一样。应用,OC,门就可以适应负载门对电平的要求。,OC,门,的,U,OL,0.3V,，,U,OH,V,DD,，,正好符合,CMOS,电路,U,IH,V,DD,，,U,IL,0,的要求。,V,DD,R,L,即,Tri,-,State Logic,门，简称,TSL,门。其输出有高电平态、低电平态和高阻态三种状态。,三态输出与非门电路,EN,=1,时，,P,=0,，,u,P,=0.3V,0,1,1,0,0.3V,1V,导通,截止,截止,另一方面，,V,1,导通，,u,B1,=0.3V+0.7V=1V,V,2,、,V,5,截止。,这时，从输出端,Y,看进去，对地和对电源,V,CC,都相当于开路，,输出端呈现高阻态,，相当于输出端开路。,Y,=,AB,1V,导通,截止,截止,Z,这时,V,D,导通，使,u,C2,=0.3 V+0.7 V=1 V,，,使,V,4,截止。,(,二,),三态输出门,1.,电路、逻辑符号和工作原理,工作原理,EN,=0,时，,P1,，,V,D,截止,电路等效为一个输入为,A,、,B,和,1,的,TTL,与非门。,Y,=,AB,综上所述，可见：,(,二,),三态输出门,1.,电路、逻辑符号和工作原理,只有当使能信号,EN,=0,时才,允许三态门工作，故称,EN,低电平有效,。,EN,称使能信号或控制信号，,A,、,B,称数据信号。,当,EN,=0,时，,Y,=,AB,，,三态门处于工作态；,当,EN,=1,时，三态门,输出呈现高阻态，又,称,禁止态,。,EN,即,Enable,功能表,Z,0,AB,1,Y,EN,使能端的两种控制方式,使能端低电平有效,使能端高电平有效,功能表,Z,1,AB,0,Y,EN,EN,2.,应用,任何时刻,EN,1,、,EN,2,、,EN,3,中只能有一个为有效电平，,使相应三态门工作，而其他三态输出门处于高阻状态，从而实现了总线的复用。,总线,(,1,),构成单向总线,D,I,D,O,/,D,I,D,O,0,0,高阻态,工作,D,I,EN,=0,时，总线上的数据,D,I,经反相后在,G,2,输出端输出。,(,2,),构成双向总线,D,I,D,O,/,D,I,D,O,1,1,工作,D,O,高阻态,EN,=1,时，数据,D,O,经,G,1,反相后传送到总线上。,D,I,D,O,/,D,I,D,O,1,1,工作,D,O,高阻态,EN,=1,时，数据,D,O,经,G,1,反相后传送到总线上。,D,I,D,O,/,D,I,D,O,TTL,集成门的类型很多,那么如何识别它们,?,各类型之间有何异同,?,如何选用合适的门,?,三、,TTL,集成门应用要点,1,.,各系列,TTL,集成门的比较与选用,用于民品,用于军品,具有完全相同的电路结构和电气性能参数，但,CT54,系列更适合在温度条件恶劣、供电电源变化大的环境中工作。,按工作温度和电源允许变化范围不同分为,CT74,系列,CT54,系列,向高速,发展,向低功,耗发展,按平均传输延迟时间和平均功耗不同分,向减小,功耗,-,延迟积,发展,措施：增大电阻值,措施：,(,1,),采用,SBD,和抗饱和三极管；,(,2,),采用有源泄放电路；,(,3,),减小电路中的电阻值。,其中，,LSTTL,系列综合性能优越、品种多、价格便宜；,ALSTTL,系列性能优于,LSTTL,，,但品种少、价格较高，因此,实用中多选用,LSTTL,。,CT74,系列,(,即标准,TTL,),CT74L,系列,(,即低功耗,TTL,简称,LTTL,),CT74H,系列,(,即高速,TTL,简称,HTTL,),CT74S,系列,(,即肖特基,TTL,简称,STTL,),CT74AS,系列,(,即先进肖特基,TTL,简称,ASTTL,),CT74LS,系列,(,即低功耗肖特基,TTL,简称,LSTTL,),CT74ALS,系列,(,即先进低功耗肖特基,TTL,简称,LSTTL,),集成门的选用要点,(,1,),实际使用中的最高工作频率,f,m,应不大于逻辑门最高工作,频率,f,max,的,一半。,实,物,图,片,(,2,),不同系列,TTL,中，器件型号后面几位数字相同时，通常逻辑功能、外型尺寸、外引线排列都相同。,但工作速度,(,平均传输延迟时间,t,pd,),和平均功耗不同。实际使用时，高速门电,路可以替换低速的；反之则不行。,例如,CT7400,CT74L00,CT74H00,CT74S00,CT74LS00,CT74AS00,CT74ALS00,xx74xx00,引脚图,双列直插,14,引脚,四,2,输入与非门,2.,TTL,集成逻辑门的使用要点,(,1,),电源电压用,+5 V,，,74,系列应满足,5 V,5%,。,(,2,),输出端的连接,普通,TTL,门输出端不允许直接并联使用。,三态输出门的输出端可并联使用，但同一时刻只能有,一个门工作，其他门输出处于高阻状态。,集电极开路门输出端可并联使用，但公共输出端和,电源,V,CC,之间应接负载电阻,R,L,。,输出端不允许直接接电源,V,CC,或直接接地。,输出电流应小于产品手册上规定的最大值。,3.,多余输入端的处理,与门和与非门的多余输入端接逻辑,1,或者与有用输入端并接。,接,V,CC,通过,1 10 k,电阻接,V,CC,与有用输入端并接,TTL,电路输入端悬空时相当于输入高电平，,做实验时与门和与非门等的,多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。,或门和或非门的多余输入端接逻辑,0,或者与有用输入端并接,例,欲用下列电路实现非运算，试改错。,(,R,OFF,700,，,R,ON,2.1 k,),解：,OC,门输出端需外接上拉电阻,R,C,5.1k,Y,=1,Y,=0,R,I,R,ON,，,相应输入端为高电平。,510,R,I,U,GS(th)N,+,U,GS(th)P,且,U,GS(th)N,=,U,GS(th)P,U,GS(th)N,增强型,NMOS,管开启电压,A,u,I,Y,u,O,V,DD,S,G,D,D,G,S,B,V,P,V,N,B,NMOS,管的衬底接电路最低电位，,PMOS,管的衬底接最高电位，从而,保证衬底与漏源间的,PN,结始终反偏。,.,u,GSN,+,-,增强型,PMOS,管开启电压,u,GSP,+,-,U,GS(th)P,u,GSN,U,GS(th)N,时，增强型,NMOS,管导通,u,GSN,U,GS(th)N,时，增强型,NMOS,管截止,O,i,D,u,GS,U,GS(th)N,增强型,NMOS,管,转移特性,时,增强型,PMOS,管导通,时,增强型,PMOS,管截止,O,i,D,u,GS,U,GS(th)P,增强型,PMOS,管,转移特性,A,u,I,Y,u,O,V,DD,S,G,D,D,G,S,B,V,P,V,N,B,(,一,),电路基本结构,U,IL,=0 V，,U,IH,=,V,DD,A,u,I,Y,u,O,V,DD,S,G,D,D,G,S,V,P,衬底,B,V,N,衬底,B,(,二,),工作原理,R,OFF,N,R,ON,P,u,O,+,V,DD,S,D,D,S,导通电阻,R,ON,截止电阻,R,OFF,R,ON,N,R,OFF,P,u,O,+,V,DD,S,D,D,S,可见该电路构成,CMOS,非门，又称,CMOS,反相器。,无论输入高低，,V,N,、,V,P,中总有一管截止，使静态漏极电流,i,D,0,。,因此,CMOS,反相器静态功耗极微小。,输入为低电平，,U,IL,=0V,时，,u,GSN,=0V,U,GS(th)N,V,N,导通，,V,P,截止，,输入为低电平,U,IL,=0 V,时，,u,GSN,=0V,U,GS(th)N,，,V,N,截止，,V,P,导通，,u,O,V,DD,为高电平。,U,IH,=,V,DD,u,O,0 V,，,为低电平。,二、其他功能的,CMOS,门电路,(,一,),CMOS,与非门和或非门,1,.,CMOS,与非门,A,B,V,DD,V,PB,V,PA,V,NA,V,NB,Y,每个输入端对应一对,NMOS,管和,PMOS,管。,NMOS,管为驱动管，,PMOS,管为负载管。输入端与它们的栅极相连。,与非门结构特点：,驱动管相串联,，,负载管相并联,。,A,B,V,DD,V,PB,V,PA,V,NA,V,NB,Y,CMOS,与非门工作原理,1,1,导通,导通,截止,截止,0,驱动管均导通，,负载管均截止，,输出为低电平。,当输入均为,高电平时：,低电平输入端相对应的驱动管截止，负载管导通，,输出为高电平。,当输入中有,低电平时：,A,B,V,DD,V,PB,V,PA,V,NA,V,NB,Y,0,截止,导通,1,因此,Y,=,AB,2,.,CMOS,或非门,A,B,V,DD,V,PB,V,PA,V,NA,V,NB,Y,或非门结构特点：,驱动管相并联,，,负载管相串联,。,Y,A,B,u,O,u,I,VDD1,漏极开路的,CMOS,与非,门电路,(,二,),漏极开路的,CMOS,门,简称,OD,门,与,OC,门相似，常用作驱动器、电平转换器和实现线与等。,Y,=,AB,构成与门,构成输出端开路的非门,需,外接上拉电阻,R,D,C,、,C,为互补控制信号,由一对参数对称一致的增强型,NMOS,管和,PMOS,管并联构成。,PMOS,C,u,I,/,u,O,V,DD,CMOS,传输,门电路结构,u,O,/,u,I,V,P,C,NMOS,V,N,(,三,),CMOS,传输门,工作原理,MOS,管的漏极和源极结构对称，可互换使用，因此,CMOS,传输门的输出端和输入端也可互换。,u,O,u,I,uI,u,O,当,C,=0V,，,u,I,=0,V,DD,时，,V,N,、,V,P,均截止，输出与输入之间呈现高,电阻，相当于开关断开。,u,I,不能传输到输出端，称传输门关闭。,C,C,当,C,=,V,DD,，,u,I,=0,V,DD,时，,V,N,、,V,P,中至少有一管导通，输出与输入,之间呈现低电阻，相当于开关闭合。,u,O,=,u,I,，,称传输门开通。,C,=1,，,C,=0,时，传输门开通，,u,O,=,u,I,；,C,=0,，,C,=1,时，传输门关闭，信号不能传输。,PMOS,C,u,I,/,u,O,V,DD,CMOS,传输,门电路结构,u,O,/,u,I,V,P,C,NMOS,V,N,传输门是一个理想的,双向开关，,可传输模拟信号,，也可传输,数字信号,。,TG,u,I,/,u,O,u,O,/,u,I,C,C,传输门逻辑符号,TG,即,T,ransmission,G,ate,的缩写,(,三,),CMOS,传输门,在反相器基础上串接了,PMOS,管,V,P2,和,NMOS,管,V,N2,，,它们的栅极分别受,EN,和,EN,控制。,(,四,),CMOS,三态输出门,A,EN,V,DD,Y,V,P2,V,P1,V,N1,V,N2,低电平使能的,CMOS,三态输出门,工作原理,0,0,1,导通,导通,Y=A,1,1,0,截止,截止,Z,EN,=1,时，,V,P2,、,V,N2,均截止，输出端,Y,呈现高阻态。,因此构成使能端低电平有效的三态门。,EN,=0,时，,V,P2,和,V,N2,导通，呈现低电阻，不影,响,CMOS,反相器工作。,Y,=,A,EN,三、,CMOS,数字集成电路应用要点,(,一,),CMOS,数字集成电路系列,CMOS4000,系列,功耗极低、抗干扰能力强；,电源电压范围宽,V,DD,=3 15 V,；,工作频率低，,f,max,=5 MHz,；,驱动能力差,。,高速,CMOS,系列,(,又称,HCMOS,系列,),功耗极低、抗干扰能力强；电源电压范围,V,DD,=2 6 V,；,工作频率高，,f,max,=50 MHz,；,驱动能力强。,提高速度措施：减小,MOS,管的极间电容。,由于,CMOS,电路,U,TH,V,DD,/,2,，,噪声容限,U,NL,U,NH,V,DD,/,2,，,因此抗,干扰能力很强。电源电压越高，抗干扰能力越强。,民品,军品,V,DD,=2 6 V,T,表示与,TTL,兼容,V,DD,=4.5 5.5 V,CC54,HC,/74,HC,系列,CC54,HC,/74,HC,系列,T,T,按,电源电压,不同分为,按工作温度不同分为,CC74,系列,CC54,系列,高速,CMOS,系列,1.,注意不同系列,CMOS,电路允许的电源电压范围不同，,一般多用,+,5 V,。,电源电压越高，抗干扰能力也越强。二,),CMOS,集成逻辑门使用要点,2.,闲置输入端的处理,不允许悬空。,可与使用输入端并联使用。但这样会增大输入电容，,使速度下降，因此工作频率高时不宜这样用。,与门和与非门的闲置输入端可接正电源或高电平；,或门和或非门的闲置输入端可接地或低电平。,主要要求：,了解,TTL,和,CMOS,电路的主要差异。,了解,集成门电路的选用和应用。,3.5,集成逻辑门电路的应用,一、,CMOS,门,电路比之,TTL,的主要特点,注意：,CMOS,电路的扇出系数大是由于其负载门的输入阻抗很高，所需驱动功率极小，,并非,CMOS,电路的驱动能力比,TTL,强。,实际上,CMOS4000,系列驱动能力远小于,TTL,，,HCMOS,驱动能力与,TTL,相近。,功耗极低,抗干扰能力强,电源电压范围宽,输出信号摆幅大,(,U,OH,V,DD,，,U,OL,0 V,),输入阻抗高,扇出系数大,二、集成逻辑门电路的选用,根据电路工作要求和市场因素等综合决定,若对功耗和抗干扰能力要求一般，可选用,TTL,电路。,目前多用,74LS,系列，它的功耗较小，工作频率一般可用至,20 MHz,；,如工作频率较高，可选用,CT74ALS,系列，其工作频率一般可至,50 MHz,。,若要求功耗低、抗干扰能力强，则应选用,CMOS,电路。,其中,CMOS4000,系列一般用于工作频率,1 MHz,以下、驱动能力要求不高的场合；,HCMOS,常用于工作频率,20 MHz,以下、要求较强驱动能力的场合。,解：,三、集成逻辑门电路应用举例,例,试改正下图电路的错误，使其正常工作。,CMOS,门,TTL,门,OD,门,(a),(b),(c),(d),V,DD,CMOS,门,Y,a,=,AB,V,DD,Y,b,=,A,+,B,TTL,门,OD,门,Y,c,=,A,V,DD,EN,Y,d,=,A,B,EN,=,1,时,EN,=,0,时,OD,门,&,TTL,门,悬空,CMOS,门,悬空,可用两级电路,2,个与非门实现之,例,试分别采用与非门和或非门实现与门和或门。,解：,(,1,),用与非门实现与门,设法将,Y,AB,用与非式表示,因为,Y,=,AB,=,AB,因此，用与非门实现的与门电路为,Y,=,AB,将与非门多余输入端与有用端并联使用构成非门,可用两级电路,3,个与非门实现,(,2,),用与非门实现或门,因此，用与非门实现的或门电路为,Y,=,A,+,B,因为,Y,=,A,+,B,=,A,+,B,=,A,B,设法将,Y,=,A,+,B,用与非式表示,实现,A,实现,B,可用两级电路,3,个或非门实现之。,(,3,),用或非门实现与门,设法将,Y,=,AB,用或非式表示,因此，用或非门实现的与门电路为,因为,Y,=,AB,=,A,B,=,A,+,B,将或非门多余输入端与有用端并联使用构成非门,Y,=,AB,可用两级电路,2,个或非门实现之,(,4,),用或非门实现或门,设法将,Y,=,A,+,B,用或非式表示,因为,Y,=,A,+,B,=,A,+,B,因此，用或非门实现的或门电路为,Y,=,A,+,B,例,有一个火灾报警系统，设有烟感、温感和紫外光感三种不同类型的火灾探测器。为了防止误报警，只有当其中两种或三种探测器发出探测信号时，报警系统才产生报警信号，试用与非门设计产生报警信号的电路。,输 入,输 出,A B C,Y,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,解：,(,1,),分析设计要求，建立真值表,感三种不同类型的火灾探测器,有烟感、温感和紫外光,产生报警信号,两种或三种探测器发出探测信号时，报警系统才,与非门设计,报警电路的输入信号为烟感、温感和紫外光感三种探测器的输出信号，设用,A,、,B,、,C,表示，且规定有火灾探测信号时用,1,表示，否则用,0,表示。,报警电路的输出用,Y,表示，且规定需报警时,Y,为,1,，否则,Y,为,0,。,由此可列出真值表如右图所示,1,1,1,1,0,0,0,0,(,2,),根据,真值表画函数卡诺图,1,1,A,BC,0,1,00 01,11,10,1,1,(,3,),用卡诺图化简法求出输出逻辑函数的最简与或表达式，再变换为与非表达式。,Y,=,AB,+AC,+BC,(,4,),画逻辑图,根据,Y,的与非表达式画逻辑图,=,AB AC BC,A,B,C,Y,=,AB AC BC,门电路是组成数字电路的基本单元之一，最基,本的逻辑门电路有与门、或门和非门。实用中,通常采用集成门电路，常用的有与非门、或非,门、与或非门、异或门、输出开路门、三态门,和,CMOS,传输门等。门电路的,学习重点是常,用集成门的逻辑功能、外特性和应用方法。,本章小结,在数字电路中，三极管作为开关使用。,硅,NPN,管,的截止条件为,U,BE,0.5 V,，,可靠截止条件为,U,BE,0 V,，,这时,i,B,0,，,i,C,0,，,集电极和发射极之间相当于开关断开；饱和条件为,i,B,IB(sat),，,这时，硅管的,U,BE(sat),0.7 V,，,U,CE(sat),0.3 V,，,集电极和发射极之间相当于开关闭合。,三极管的,开关时间限制了开关速度。开关时间主要由电荷存储效应引起，要提高开关速度，必须降低三极管饱和深度，加速基区存储电荷的消散。,TTL,数字集成电路主要有,CT74,标准系列、,CT74L,低功耗系列、,CT74H,高速系列、,CT74S,肖特基系列、,CT74LS,低功耗肖特基,系列、,CT74AS,先进肖特基系列和,CT74ALS,先进低功耗肖特基系列。其中，,CT74L,系列,功耗最小，,CT74AS,系列工作频率最高。,通常用功耗,-,延迟积来综合评价门电路性能。,CT74LS,系列功耗,-,延迟积很小、性能优越、,品种多、价格便宜，实用中多选用之。,ALSTTL,系列性能更优于,LSTTL,，,但品种少、价格较高。,CMOS,数字集成电路主要有,CMOS4000,系列和,HCMOS,系列。,CMOS4000,系列工作速度低，负载能力差，,但,功耗极低、抗干扰能力强，电源电压范围宽，因此，在工作频率不高的情况下应用很多。,CC74HC,和,CC74HCT,两个系列的工作频率和负载能力都已达到,TTL,集成电路,CT74LS,的水平，但功耗、抗干扰能力和对电源电压变化的适应性等比,CT74LS,更优越。因此，,CMOS,电路在数字集成电路中，特别是大规模集成电路应用更广泛，已成为数字集成电路的发展方向。,应用集成门电路时，应注意：,TTL,电路只能用,5 V,(,74,系列允许误差,5%,),；,CMOS,4000,系列可用,3 15 V,；,HCMOS,系列可用,2 6 V,；,CTMOS,系列用,4.5 5.5 V,。,一般情况下，,CMOS,门多用,5 V,，,以便与,TTL,电路兼容,。,(,1,),电源电压的正确使用,(,2,),输出端的连接,开路门的输出端可并联使用实现线与,，还可用来驱动需要一定功率的负载。,三态输出门的输出端也可并联，用来实现总线结构，但三态输出门必须分时使能。,使用三态门时，需注意使能端的有效电平。,普通门,(,具有推拉式输出结构,),的输出端不允许直接并联实现线与,。,(,3,),闲置输入端的处理,(,4,),信号,的正确使用,TTL,电路输入端悬空时相当于输入高电平，,CMOS,电路多余输入端不允许悬空。,CMOS,电路多余输入端与有用输入端的并接仅适用于工作频率很低的场合。,数字电路中的信号有高电平和低电平两种取值，高电平和低电平为某规定范围的电位值，而非一固定值。门电路种类不同，高电平和低电平的允许范围也不同。,或门和或非门,与门和与非门,多余输入端接地或与有用输入端并接,多余输入端接正电源或与有用输入端并接,U,IL,U,OFF,U,IH,U,ON,U,IL,U,SL,U,IH,U,SH,通常,以保证有较大的噪声容限,噪声容限越大，则电路抗干扰能力越强。,U,IL,U,OL,0 V,U,IH,U,OH,V,DD,U,NL,U,NH,V,DD,/,2,，,噪声容限很大，因此电路抗干扰能力很强。,CMOS,传输门既可传输数字信号，,也可传输模拟信号。,当输入端外接电阻,R,I,时,R,I,R,OFF,相当于输入逻辑,0,R,I,R,ON,相当于输入逻辑,1,TTL,电 路,CMOS,电路,CMOS,门电路由于输入电流为,零,，,因此不存在开门电阻和关门电阻。,