第7章微型计算机总线及IO接口标准.ppt

微机原理与接口技术实用教程,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,*,页,第,7,章 微型计算机总线及,I/O,接口标准,总线结构是微型计算机的重要特征之一。有了总线标准以后，微型计算机的组装、维护和扩展才得以方便地进行，它使微型计算机系统能够支持模块化设计，具有开放性、通用性和灵活性等特点。,本章介绍总线、总线标准及接口标准的基本概念和微型计算机系统中常有的系统总线标准及接口等内容。,2026年3月1日,第,1,页,主要内容,:,7.1,概述,7.2,系统总线标准,7.3,传统的串行,/,并行接口标准,7.4,通用外设接口标准,7.5,外存储设备接口标准,2026年3月1日,第,2,页,7.1,概述,7.1.1,总线和总线标准,1,总线,总线是一组信号线的集合，是一种在各模块间传送信息的公共通路。,2.,总线标准,总线标准，是指通过总线进行连接和传输信息时应遵守的一,些协议与规范。,2026年3月1日,第,3,页,7.1,概述,7.1.1,总线和总线标准,3,总线的分类,从总线的性质和应用来看，可分为,3,大类。,系统总线。它是微型计算机系统内部各部件（插板）之间进行连接和传输信息的一组信号线。,局部总线。局部总线是介于,CPU,总线和系统总线之间的一级总线。它有两侧，一侧直接面向,CPU,总线，另一侧面向系统总线，分别由桥接电路连接。,通信总线。通信总线是系统之间或微型计算机系统与设备之间进行通信的一组信号线。,2026年3月1日,第,4,页,7.1,概述,7.1.1,总线和总线标准,4,总线的组成,数据总线。用于传输数据，采用双向三态逻辑。,地址总线。用于传送地址信息，采用单向三态逻辑。,控制总线。用于传送控制和状态信号，根据不同的使用条件，控制总线有的为单向，有的为双向，有的为三态，有的为非三态。,电源线和地线。决定总线使用的电源种类及地线分布和用法。,2026年3月1日,第,5,页,7.1,概述,7.1.1,总线和总线标准,5,总线的性能参数,总线时钟频率,总线宽度,总线传输速率,同步方式,多路复用,负载能力,信号线数控制线及电源线的总和。,总线控制方式,其他性能,2026年3月1日,第,6,页,7.1,概述,7.1.1,总线和总线标准,6,总线的优点及发展趋势,使用标准总线具有以下优点,:,简化了软、硬件的设计,简化了系统结构,便于系统的扩充,便于系统的更新,2026年3月1日,第,7,页,7.1,概述,7.1.1,总线和总线标准,6,总线的优点及发展趋势,总线的主要发展趋势如下,:,传输速率不断提高。,降低功耗。,功能结构不断调整更新。,2026年3月1日,第,8,页,7.1,概述,7.1.2,接口和接口标准,1,接口,外部设备与,CPU,交换数据的中间环节或称为,“,界面,”,，这个,中间环节就称为接口电路或接口2.,接口标准,接口标准是外设接口的规范，包括接口信号线定义、信号,传输速率、传输方向、拓扑结构，以及电气特性和机械特性等。,2026年3月1日,第,9,页,7.1,概述,7.1.2,接口和接口标准,3,接口标准分类,传统的串行,/,并行接口标准。,通用外设接口标准。,外存储设备接口标准。,图形显示器接口标准。,测试仪器接口标准。,2026年3月1日,第,10,页,7.1,概述,7.1.3,总线标准与接口标准的特点,1,总线标准的特点,公用性，同时挂接多种不同类型的功能模块。,在机箱内以总线扩展插槽形式提供使用。,一般为并行传输。,定义的信号线多，且齐全，包括分离的数据、地址和控制信号线及电源线。,2026年3月1日,第,11,页,7.1,概述,7.1.3,总线标准与接口标准的特点,2,接口标准的特点,专用性，一般是一个接口只接一类或一种设备。,一般设在机箱外，以接口插头（座）形式提供使用。,有并行和串行两种传输。,定义的信号线少，且不齐全，一般是控制信号线、数据信号线、地址信号线共用。,2026年3月1日,第,12,页,7.2,系统总线标准,7.2.1 ISA,总线,ISA,（,Industry Standard Architecture,）总线又称,AT,总线，它具有,16,位数据宽度，最高工作频率为,8MHz,，数据传输速率达到,16MB/s,，地址线,24,条，可寻访,16MB,地址单元。,1,地址线,SA0,SA19,和,LA17,LA23,。,SA0,SA19,是可锁存的地址信号，,LA17,LA23,为非锁存地址信号，由于没有锁存延时，因而给外设插板提供了一条快捷途径。,SA0,SA19,加上,LA17,LA23,可实现,16MB,空间寻址（其中,SA17,SA19,和,LA17,LA19,是重复的）。,2026年3月1日,第,13,页,7.2,系统总线标准,7.2.1 ISA,总线,2,数据线,SD0,SD7,为低,8,位数据线，,SD8,SD15,为高,8,位数据线。,3.,控制线,AEN,：地址允许信号，输出线，高电平有效。,BALE,：允许地址锁存，输出线，这一信号由总线控制器,8288,提供，作为,CPU,地址的有效标志。,：,I/O,读命令，输出线，低电平有效，用来把选中的,I/O,设备的数据读到数据总线上。,：,I/O,写命令，输出线，低电平有效，用来把数据总线上的数据写入被选中的,I/O,端口。,2026年3月1日,第,14,页,7.2,系统总线标准,7.2.1 ISA,总线,和 ：存储器读,/,写命令，低电平有效，用于对,A0,A19,这,20,位地址寻址的,1MB,内存的读,/,写操作。,和 ：低电平有效，存储器读,/,写命令，用于对,24,位地址线全部存储空间的读,/,写操作。,和 ：它们是存储器,16,位片选信号和,I/O 16,位片选信号，分别指明当前数据传送是,16,位存储器周期和,I/O,周期。,SBHE,：总线高字节允许信号，该信号有效时，表示数据总线上传送的是高位字节数据。,2026年3月1日,第,15,页,7.2,系统总线标准,7.2.1 ISA,总线,IRQ3,IRQ7,和,IRQ10,IRQ15,：用于作为来自外部设备的中断请求输入线，分别连到主片,8259A,和从片,8259A,中断控制器的输入端。,DRQ0,DRQ3,和,DRQ5,DRQ7,：来自外部设备的,DMA,请求输入线，高电平有效，分别连到主片,8237A,和从片,8237A DMA,控制器输入端。,和 ：,DMA,应答信号，低电平有效。,T/C,：,DMA,终止,/,计数结束，输出线。,：输入信号，低电平有效。,RESET,：系统复位信号，输出线，高电平有效。,2026年3月1日,第,16,页,7.2,系统总线标准,7.2.1 ISA,总线,：,I/O,通道检测，输出线，低电平有效。,I/O CHRDY,：通道就绪，输入线，高电平表示“就绪”。该信号线可供低速,I/O,设备或存储器请求延长总线周期之用。,：零等待状态信号，输入线。,2026年3月1日,第,17,页,7.2,系统总线标准,7.2.2 PCI,局部总线,1,PCI,总线的主要特点,传输速率高。,多总线共存。,独立于,CPU,。,自动识别与配置外设，用户使用方便。,适应,5V,和,3.3V,电源环境，可进行两种环境的转换，扩大了它的适应范围。,2026年3月1日,第,18,页,7.2,系统总线标准,7.2.2 PCI,局部总线,2,PCI,总线信号的定义,必需信号线：主控设备,49,条，目标设备,47,条。,可选信号线：,51,条（主要用于,64,位扩展、中断请求、高速,缓存支持等）。,2026年3月1日,第,19,页,7.2,系统总线标准,7.2.3 PCI-E,局部总线,1,PCI-E,总线的主要特点,使用了串行差分技术,可扩展带宽模式,内建时钟与,8b/10b,编码,2026年3月1日,第,20,页,7.2,系统总线标准,7.2.3 PCI-E,局部总线,2,PCI-E,的信号线定义,2026年3月1日,第,21,页,针 号,B,面,A,面,名 称,说 明,名 称,说 明,1,+12V,+12V,电压,PRSNT1#,热插拔存在检测,2,+12V,+12V,电压,+12V,+12V,电压,3,RSVD,保留针脚,+12V,+12V,电压,4,GND,地,GND,地,5,SMCLK,系统管理总线时钟,JTAG2,测试时钟、,JTAG,接口输出时钟,表,7-3 PCI-E1,模式的引脚定义,7.3,传统的串行,/,并行接口标准,7.3.1,串行接口标准,1,RS-232C,机械规范和电气规范,机械规范规定：,RS-232C,接口通向外部的连接器（插针和插,座）是一种标准的“,D”,型保护壳的,25,针插头。,2026年3月1日,第,22,页,1,13,14,25,图,7-2,标准,25,针“,D”,型插头,RS-232C,总线的电气规范,2026年3月1日,第,23,页,带,3,7k,负载时驱动器的输出电平,逻辑,1,：,-3,-15V,不带负载时驱动器的输出电平,-25,+25V,驱动器断开时的输出阻抗,300,输出短路电流,0.5A,驱动器转换速率,30V/s,接收器输入阻抗,在,3,7k,之间,接收器输入电压的允许范围,-25,+25V,输入开路时接收器的输出,逻辑,1,输入经,300,接地时接收器的输出,逻辑,1,+3V,输入接收器的输出,逻辑,0,-3V,输入接收器的输出,逻辑,1,最大负载电容,2500pF,逻辑,0,：,3,15V,7.3,传统的串行,/,并行接口标准,7.3.1,串行接口标准,2,功能规范,2026年3月1日,第,24,页,UART,接口,TTL,输入,传输线接收器,RS-232C,出,RS-232C,接口,RS-232C,入,传输线驱动器,TTL,输出,1489,1488,图,7-3,采用,MC1488,和,MC1489,电平转换芯片时，,RS-232C,与,UART,的连接,RS-232C,的引脚功能分配,2026年3月1日,第,25,页,插 脚 号,插 脚 功 能,插 脚 号,插 脚 功 能,*,1,保护地（,PG,）,14,（辅信道）发送数据（,TXD,）,*,2,发送数据（,TXD,）,*,15,发送信号单元定时,*,3,接收数据（,RXD,）,16,（辅信道）接收数据（,RXD,）,*,4,请求发送（,RTS,）,*,17,接收信号单元定时,*,5,允许发送（,CTS,）,*,18,未定义,*,6,数据通信设备（,DCE,）准备好（,DSR,）,19,（辅信道）请求发送（,RTS,）,*,7,信号地（,SG,）,*,20,数据终端准备好（,DTR,）,*,8,数据载波检测（,DCD,）,*,21,信号质量验测,9,（保留供数据通信设备测试）,*,22,振铃指示（,RI,）,10,（保留供数据通信设备测试）,*,23,数据信号速率选择,7,未定义,*,24,发送信号单元定时（,DTE,为源）,12,（辅信道）数据载体检测（,DCD,）,25,未定义,13,（辅信道）清除发送（,CTS,）,连接计算机与计算机的,RS-232,接口,2026年3月1日,第,26,页,计算机,串行接口,屏蔽地,计算机,串行接口,RI,DTR,CD,SG,DSR,CTS,RTS,RXD,TXD,RI,DTR,CD,SG,DSR,CTS,RTS,RXD,TXD,22,20,7,8,6,5,4,3,2,1,20,22,7,8,6,5,4,3,2,1,7.3,传统的串行,/,并行接口标准,7.3.2,并行接口标准,IEEE 1284,1,并行接口标准的提出,2.IEEE 1284,标准的基本内容,并行接口的操作模式,信号定义,并行接口的连接器和连接线,2026年3月1日,第,27,页,7.4,通用外设接口标准,7.4.1 USB,接口标准,1,USB,接口标准的特点,使用方便。,速度快。,连接灵活，易扩展。,能够采用总线供电。,2026年3月1日,第,28,页,7.4,通用外设接口标准,7.4.1 USB,接口标准,2,USB,的系统模型和拓扑结构,2026年3月1日,第,29,页,集线器,USB,主机,Root Hub,设备,设备,设备,设备,设备,设备设备,集线器,复合设备,图,7-5 USB,的物理拓扑,7.4,通用外设接口标准,7.4.1 USB,接口标准,3,USB,的逻辑拓扑,2026年3月1日,第,30,页,逻辑设备,逻辑设备,逻辑设备,逻辑设备,逻辑设备,USB,主机,图,7-6 USB,的逻辑拓扑,7.4,通用外设接口标准,7.4.1 USB,接口标准,4,USB,系统的接口信号和电气特性,2026年3月1日,第,31,页,高,/,低速,USB,收发器,（主机或集,线器口）,低速,USB,收发器,（低速设备）,高速,USB,收发器,（主机端口,或高速设备）,USB,数据线,USB,数据线,+5V,D+,D,+5V,D+,D,D+,D,15k,15k,地,+3.0,3.6V,+3.0,3.6V,1.5k,D+,D,1.5k,高,/,低速,USB,收发器,（主机或集,线器口）,15k,15k,地,图,7-7 USB,集线器和设备的电阻连接,7.4,通用外设接口标准,7.4.1 USB,接口标准,5,USB,的供电方式,USB,设备有两种供电方式，自给方式（设备自带电源）,和总线供给方式。,USB Hub,采用自给方式。,6.USB,数据流类型和数据传输方式,USB,数据流类型有,4,种：控制信号流、块数据流、中断数,据流和实时数据流。,2026年3月1日,第,32,页,7.4,通用外设接口标准,7.4.2,高性能串行总线标准,IEEE 1394,1,IEEE 1394,的主要性能特点,通用性强。,传输速率高。,实时性好。,为被连设备提供电源。,系统中的设备之间是平等关系。,连接简单，使用方便。,2026年3月1日,第,33,页,7.4,通用外设接口标准,7.4.2,高性能串行总线标准,IEEE 1394,2,IEEE 1394,的拓扑结构,2026年3月1日,第,34,页,扫描仪,内存,I/O,IEEE 1394,桥接器,CPU,驱动器,IEEE 1394,总线,内部总线连接,并行总线,CPU,打印机,数字照相机,驱动器,CD-ROM,线缆连接,图,7-10 IEEE 1394,总线系统结构图,7.4,通用外设接口标准,7.4.2,高性能串行总线标准,IEEE 1394,3,IEEE 1394,数据传输方式,IEEE 1394,支持异步和同步（等时）两种数据传输方式。,4.IEEE 1394,机械规范、电缆及连接,IEEE 1394,由一个带,6,针插头的,6,芯电缆来实现设备间的互联。,2026年3月1日,第,35,页,7.4,外存储设备接口标准,7.4.3 IEEE 1394,和,USB,的比较,目前,IEEE 1394,的传输速率为,100,400Mb/s,，因此它可连接高速设备，而,USB 1.1,受到,12Mb/s,传输速度的限制，只能连接低速的键盘、麦克风、软驱、电话等设备，,USB 2.0,的传输速度达到了,480Mb/s,，也可以连接一些高速外设。,在,IEEE 1394,的拓扑结构中，不需要集线器（,Hub,）就可连接,63,台设备，并且可以由桥（,Bridge,）再将一些功能独立的子模块连接起来。而在,USB,的拓扑结构中，一定要有,USB,主机的存在，作为总线主控。,IEEE 1394,在其外部设备增减时，会自动重新配置，其中包括系统短暂的等待状态；而,USB,则以,Hub,来判明其连接设备的增减，因此可以减少,USB,系统动态重设的状况。,2026年3月1日,第,36,页,1,2,RESET,DD,7,DD,0,GND,DMARQ,IORDY,INTRQ,DA,1,DA,0,GND,DD,8,DD,15,KEY,GND,SPSYNC,GND,PDLAG,DA,2,GND,GND,GND,39,40,7.5,通用外设接口标准,7.5.1 IDE,接口标准,1,IDE,的引脚定义,2,IDE,接口标准的发展,2026年3月1日,第,37,页,7.5,通用外设接口标准,7.5.2 SATA,标准,Serial ATA,（,SATA,），即串行,ATA,，是,Intel,公司在,2000,年,IDF,（,Intel Developer Forum,，英特尔开发者论坛）上发布的外设产品接口标准。,2001,年，,Intel,、,APT,、,Dell,、,IBM,、希捷、迈拓等几大厂商组成的,Serial ATA,委员会正式确立了,Serial ATA 1.0,标准，,2002,年，又提出了,Serial ATA 2.0,标准。,相对于并行,ATA,来说，,SATA,具有的优势有：,Serial ATA,以连续串行的方式传送数据，可以在较少的位宽下使用较高的工作频率来提高数据传输的带宽。,SATA,使用嵌入式时钟信号，具备了更强的纠错能力。,SATA,标准的起点更高、发展潜力更大。,2026年3月1日,第,38,页,