CMOS电感电容压控振荡器设计.pdf

京交通大硕士学位论文CMOS电感电容压控振荡器设计 北京 交通 大学 硕 士 学 位 论 文史 文摘要中文摘要摘要:随着无线通信的飞速发展,市场对射频集成电路产生了巨大需求。CMOS射 频集成电路以其成熟的工艺,低成本低功耗的优点,成为射频集成电路的发展趋 势。射频电路中压控振荡器VCO占有非常重要的地位,它是锁相环时钟恢复电路以 及频率综合器的重要组成电路。由于它的输出频率的随机起伏抖动和相位噪声对 电路的时间准确性有直接的影响,因而成为CMOS RF IC设计的瓶颈。而片上电感 低的品质因数是影响VCO工作性能的关键器件。本论文系统论述了CMOS电感电容压控振荡器的理论和实现方法,对应用于锁 相环电路中的CMOS负阻抗型压控振荡器进行了电路结构分析,介绍单端能量补偿 系统分析方法,比较了不同类型负阻振荡器的性能特点,设计了一个1.4GHz电感电 容压控振荡器。在CMOS艺中,高品质因数的片上电感实现是电感电容压控振荡器低相噪设 计成败的关键。由此我们分析了CMOS艺中片上螺旋电感的结构、实现形式、建 模方法以及影响电感品质因数的物理原因。针对电感电容压控振荡器中另一无源 器件可变电容,我们论述了其在标准CMOS艺下的实现形式,并利用Cadence仿真 平台对其进行了仿真。相位噪声理论可分为两种:线性时不变模型和线性时变模型。详细地研究了振 荡器的相位噪声理论包括Leeson半经验模型和冲击灵敏度函数,合理解释了相位 噪声在不同区域的成因。在此基础上总结出几种减小相位噪声的方法并将这些减 噪方法应用到个实际的振荡器中,通过仿真看出这些方法是有效的。利用在Cadence仿真软件对本文所设计的LC VCO进行了电路仿真、版图设计、以及参数提取和后仿真。仿真结果显示设计电路的振荡频率是可调的,当控制电 压范围在0V到L 8V时,输出频率的调节范围是L 33GHz1.44GHz。电路在10kHz、100kHz和1MHz频率偏移处的相位噪声分别为-82.85dBc/Hz,-110.7dBc/Hz和-134.2dBc/Hzo关键词:CMOS5压控振荡器(VCO);相位噪声;可变电容分类号:TN752.2iii北京 交通 大学 硕 士 学 位论文ABSTR ACTABSTRACTABSTRACT:With the rapid development of the wireless communication technology,the market arises great demond for radio frequency(RF)integrated circuits(ICs).Because of the mature technology,low cost and low power consumption,CMOS RFIC becomes the development trend of RF ICs.The Voltage-Controlled Oscillator(VCO)holds a very important position in RFICs,which is the main part of PLL,clock recovery circuit and frequency synthesizer.VCO is the bottleneck in CMOS RF ICs because of the random fluctuation shift and phase noise at output frequency.The low quanlity factor(Q)of spiral inductor on silicon(SIOS)is the key point to affect VCOs performance.In this thesis,the theories and practice of LC VCO are studied;the theory of CMOS negative resistance VCO used in Phase-Locked Loop is analyzed.The thesis introduces the method of One-port Oscillator”analysis,compares the performances and characteristics of different kinds of”negative-Gm oscillators.And a 1.4GHz LC VCO has been successfully designed.Since the fully integrated inductors with high quality factor are the key of a LC VCO design in CMOS technology,the structures and realizations of on-chip spiral inductor in CMOS technology,the methods of inductor modeling,and the physical reasons which affects the Q-factor are analyzed.Then we introduce the realization in CMOS technology of varactor,which is the other passive component in LC VCO.And the simulations have been done in Cadence.We have studied two analysis methods of phase noise:linear time invariant and nonlinear time invariant.The phase noise theory of oscillator is studied in detail,including Leeson Quasi experimental Model and Impulse Sensitivity Function(ISF).The characteristic of different areas phase noise can be successfully explained by these two methods.Several methods are given for lower phase noise.These methods are applied in an actual VCO and are proved to be effective.Circuit simulation,layout design,extraction of parameters and post layout simulation have been done in Cadence for the LC VCO design in this thesis.The simulation result shows the oscillation frequency is adjustable,and the range for adjusting is 1.33GHzL44GHz when control voltage change from OV to 1.8V,the phase noise at 10kHz,100kHz and 1MHz offset are-82.85dBc/Hz,-110.7dBc/Hz and北京交通大学硕士学位论文.ABSTRACT-134.2dBc/Hz respectively.KEYWORDS：CMOS,voltage controlled oscillator(VCO),phase noise,MOS varactor CLASSNO：TN752.2北京一交通大学硕 士 学位论文蓮_宣!引言随着社会的发展,科学技术的突飞猛进,各种电子器件不断涌现,由于频率 源与一个电子系统的质量高低有很大关系,在很大程度上决定了整个系统的性能,因此频率源性能越来越受到人们的关注。由于无线通信技术的迅猛发展,对于频 率源的要求不断提高,不但要求它具有较高的频率稳定度和频率准确度,而且要 求能够方便的转换频率。目前频率源所广泛使用的锁相环PLL(Phase-Locked Loops)频率合成,其最终 频率输出都是借助振荡器实现的。压控振荡器VCO(Voltage Controlled Oscillator)作为振荡器的种,频率信号的直接输出很多都是采用VCO,因此其 性能指标的优越与否,直接关系到频率源各项性能的高低。压控振荡器的性能直 接决定整个系统的输出信号的稳定性、噪声特性、谐波抑制特性等指标,因此低 相位噪声、低功耗、高性能的压控振荡器设计变得十分关键。1.1 压控振荡器研究背景振荡器自其诞生以来就一直在通信、电子、航海航空航天及医学等领域扮演 重要的角色,具有广泛的用途。在无线电技术发展的初期,它就在发射机中用来 产生高频载波电压,在超外差接收机中用作本机振荡器,成为发射和接收设备的 基本部件。随着电子技术的迅速发展,振荡器的用途也越來越广泛,例如在无线 电测量仪器中,它产生各种频段的正弦信号电压;在热加工、热处理、超声波加 工和某些医疗设备中,它产生大功率的高频电能对负载加热;某些电气设备用振 荡器做成的无触点开关进行控制;电子钟和电子手表中采用频率稳定度很高的振 荡电路作为定时部件等。压控振荡器(VCO)是锁相环中的关键部分。顾名思义,它是种输出振荡频率 可通过控制电压进行调节的种振荡器。压控振荡器在许多无线、有线接收,数 据通信,时钟恢复,频率传输领域中占有重要的作用,被用来提供精确、稳定的 周期时变信号,如提供给混频器的本振信号、数字电路的时钟等。尤其在通信系 统电路中,压控振荡器(VC0)是其关键部件,特别是在锁相环电路、时钟恢复电路 和频率综合器电路等更是重中之重,可以毫不夸张地说在电子通信技术领域,压 控振荡器(VC0)几乎与电流源和运放具有同等重要地位。对振荡器的研究未曾停止过。从早期的真空管时代当后期的晶体管时代,无 论是理论上还是电路结构和性能上,无论是体积上还是制作成本上无疑都取得了 京透通大学硕一 士 学位论一文u_a飞跃性的进展,但在很长的一段时期内都是处在用分离元件组装而成的阶段,其 性能较差,成本相对较髙,体积较大和难以大批量生产。随着通信领域的不断向 前推进,终端产品越来越要求轻、薄、短、小,越来越要求低成本、高性能、大 批量生产,这对于先前的分离元件组合模式将不再胜任,并提出新的要求和挑战。集成电路各项技术的发展迎合了这些要求,特别是主流CMOS艺提供以上要求的 解决方案,单片集成振荡器的研制取得了极大的进步。具有高性能的全集成CMOS VCO设计成为近年来RF电路设计的热门课题。近年 来,随着通信电子领域的迅速发展,对电子设备的要求越来越髙,尤其宽调谐高 线性低相噪压控振荡器设计是对像振荡器等这种基础部件的要求更是如此。我国 在电子通信领域市场潜非常大,自主研究高性能、高质量、低成本的压控振荡 器市场前景广阔、意义巨大。1.2 压控振荡器设计的发展状况电感电容谐振振荡器和环形振荡器是振荡器电路实现的两种主要方式。环形 振荡器具有较大的振幅和调谐范围,较小的面积开销,且易于集成，但其开关非 线性效应很强,使得它受电源/地的噪声影响很明显。虽然环形振荡器也能够工作 到非常高的频率,但是由于其相位噪声性能比电感电容谐振振荡器差很多,故而 在1GHz以上的振荡器很少采用环形振荡器结构。作为锁相环和频率综合器中最关键的部件,全集成的CMOS电感电容谐振压控 振荡器(LCVCO)在学术界和工业界研究中得到了很多关注,众多学者对CMOS电感电 容压控振荡器进行了大量研究。近年来国内外对高线性、宽范围调谐和低相位噪 声的压控振荡器有不少文献出版，国外早在90年代初就开始对片上集成VCO进行 研究,无论是学校还是企业,都有较多的研究,提出了一系列的关于片上VCO的较 为成熟的理论。目前,我国高校在射频集成电路研究方面有一定进展,在国内也 有不少相关的成果,但由于我国在射频集成电路领域的研究起步较晚,与国外还 有较大差距。13本文的主要内容以及结构安排本论文对RF CMOS电感电容振荡器的理论和实现进行了系统的分析和研究,论 文的具体组织结构如下:第一章简要概述了压控振荡器的发展历史以及研究全集成高性能的压控振荡 器的重要意义,简单的叙述了当今有关压控振荡器的发展状况,同时阐述了本文 2北京 交 通 大学 硕 士 学 位论文引言的研究背景及研究意义。第二章首先给出平面螺旋电感的模型,同时对电感的低阶等效电路与髙阶等 效电路进行了仿真分析;其次对于集成电路中的有源器件进行了大信号特性与动 态性特分析,并给出了各种条件下的等效甩路分析模型。第三章“可变电容特性分析”阐述了在标准CMOS艺下可变电容的四种实现 方法,在大信号情况下,应用大信号分析方法对可变电容进行分析。同时利用 Cadence仿真工具对可变电容特性进行了仿真验证。第四章详细讨论了振荡器工作原理,研究了LC负阻振荡器的特性,同时给出 压控振荡器的数学模型以及压控振荡器的重要性能参数。第五章对压控振荡器的相位噪声这重要性能指标进行了详细的分析,讨论 相位噪声的概念以及时变、非时变模型,分析了降低相位噪声应采用的措施,介 绍了应用比较广泛的两种相位噪声降低技术,并在Cadence仿真平台下对这两种相 位噪声技术进行了验证。第六章详细介绍了压控振荡器的设计过程,并给出了LC-VC0设计的电路原理 图以及在Cadence仿真平台下的仿真结果,对压控振荡器的性能特性进行了总结。第七章讨论了版图设计要点以及设计版图的具体步骤,并给出了最终的压控 振荡器版图,并与电路原理图进行对比。完成了参数提取以及后仿。3北京 交通大 樊期 士学位 论文集成电路设计原理与模型分析2集成电路设计原理与模型分析2.1 引言在集成电路的发展过程中,同时存在着两种类型器件的发展,即双极型集成 电路(Bipolar Integrated Circuit)和 MOS 型集成电路(Metal Oxide Semiconductor Integrated Circuit)二者都是采用硅平面艺制造的器件,但 是由于它们在工作原理和结构上的不同,因而在艺过程和细节方面亦有不同的 特点。在大规模集成电路中,MOS技术占有统治地位。进入80年代CMOS(Complementary MOS)技术更以其单元功耗低在超大规模集成电路中占有优势。CMOS技术在VLSI(Very Large Scale Integration)以至目前的ULSI(Ultra Large Scale Integration)领域中已经成为基本的工艺技术。随着器件尺寸按比例不断 缩小,金属氧化物半导体场效应晶体管(MOSFET：Metal Oxide Semiconductor Field Effect Transistor)器件的速度不断提高。在过去的30年里,MOS晶体管本 征速度的增加超过了三个数量级,已经变得可以与双级器件的速度相比较。本文所设计的VCO采用中芯国际0.18um CMOS RF艺技术,另外在半导体基片 上制作有源器件和电阻是非常方便的,制作电感和可变电容则有些特殊,本章第 三节将对片上电感特性进行分析,第三章将对M0S可变电容的特性做出分析。2.2 MOSFET工作特性分析场效应晶体管(Field Effect Transistor,缩写为FET)是一种电压控制器件,其导电过程主要涉及种载流子,所以也称为单极器件。金属氧化物半导体场效 应晶体管(MOSFET)是集成电路中最重要的单极器件。n型MOS场效应晶体管的简化 结构如图2.1所示:P型衬底图2.1 n型MOSFET结构图Fig.2.1 Structure of the NMOS4北京 交一通 大学 硕士学位 论文集成 电路 设计原理 与 模 型 分 析器件制作在P型衬底上（衬底也称作bulk或者body）,两个重掺杂n区形成源端 和漏端,重掺杂的多晶硅区（通常简称poly）作为栅端,层薄&C使栅与衬底隔 离。器件的有效作用就发生在栅氧下的衬底区。这种结构的源和漏是对称的,将 源定义为提供载流子（NMOS器件中为电子）的终端而漏定义为收集载流子的终端,当器件三个端子的电压变化时,源和漏的作用可以互换。衬底的电位对器件特性 有很大的影响,在典型的MOS器件工作中,源漏结二级管都必须反偏川。2.2.1 MOSFET大信号特性分析大信号模型主要用来进行电路的模拟仿真或求解器件的大信号行为。大信号 行为主要包括有源器件正常工作时的偏置条件。一旦确定了偏置工作点,就可以 应用器件的小信号模型去确定器件的小信号性能。小信号模型是一种线性关系模 型,而且它的多数参数随着器件大信号电压、电流的变化而具有不同的数值。NM0S 的大信号特性可以用图2.2表示:图2.2 MOSFET的输出特性曲线Fig.2.2 Output characteristic curve of the MOSFET（D线性区当七S较小时,沟道电位变化较小,整个沟道厚度的变化不大,漏极电流随 漏极电压的变化而线性变化。这时MOS管工作在线性区。在该区随七s线性增加:W 1%=M（%）県（2-1）式中:电子迁移率,W/L:器件沟道的宽长比,VTH:阐值电压,电 位面积电容。（2）饱和区随着VDS的增大,iD-VDS曲线与线性关系的偏离越来越大。当s=県一嘖时,漏极附近不再存在反型层。这时沟道在漏极附近被夹断。在夹断区的电子数目很 少,成为个高阻区,但是由于在夹断点与漏极之间强电场作用,可以把从沟道 北 京一交 通 大学 硕士学位论文集成电路设计原理与模型分析中流出来的电子拉向漏极;沟道被夹断后,若s再增加,增加的漏压主要降落在 夹断点到漏极之间的高阻区上。这时漏极电流基本不随漏甩压而增加,MOS管 作于饱和区。饱和区工作电流关系为:=1（県一）2（2-2）实际上,当七s%s-G以后,由于夹断点会稍微向源区方向移动有效沟道 长度随S的增加而略有减小,漏极电流随漏压VDS的增加而略有增加。（3）击穿区饱和区之后,当七5继续增加到定程度时,MOSFET将进入击穿区,在该区随 s的增加,迅速增大,直至引起漏与衬底间PN结被击穿。（4）亚阀区当栅压大于阀值电压（对于NMOS而言）的区域称为强反型区域:当栅压小于阀 值电压时,虽然没有形成显著的导电沟道,但是由于半导体表面弱反型,漏电流 并不是零,而是按照指数规律随栅压而变化。通常称此电流为弱反型电流或亚阀 值电流,它主要是由载流子的扩散引起的。以上讨论是在假设源区与衬底共同接地（对NMOS而言）的情形下,即噎二0,当 衬底与源极之间存在偏压噎时,MOSFET的特性将有所变化。为了保证源一衬底与 漏衬底之间的PN结反向偏置,对于N沟道器件,衬底通常接负偏压,P沟道器件衬 底接正偏压。2.2.2 MOSFET动态特性分析PN结二极管的瞬态行为首先由中心区域的少数载流子电荷的移动决定,其次 受耗尽区的空间电荷影响。因为MOSFET是一种多载流子导电器件,它的动态行为 由不同端口间的电容的充放电时间以及互连线之间的电容决定。当设计高速电路 时,非常有必要对这些电容进行精确的分析。MOS电容有三个来源:基本的MOS结构电容、沟道电容、结电容。其中沟道电 容是指分别存在于栅极和源、漏、衬底之间的电容,它可以分为C史、和Cgb三 种电容。这三种电容都是非线性的,它们的值依赖于MOS管的工作区域。结电容是 由反偏源一衬底和漏衬底PN结引起的,耗尽区域电容是非线性的并且随着反偏压 的增大而减小。所有的MOSFET电容图2.3所示:6北京交通大学硕士学位论文集成电路设计原理与模型分析图2.3 MOS电容图Fig.2.3 Capacitances of the MOS(1)栅、源和栅漏电容Cgs=+c3=秋(2/3 L+L”)(2-3)其中:Cgs=Z3WLCx(2-4)COVWLOVCOX(2-5)Cgd=CoxWLovCox(2-6)(2)源漏电容由下列部分组成:c”=(4+%)c5Cdb=Cjd(2-7)(2-8)(2-9)(2-10)(2-11)(2-12)上面各式子中W:沟道宽;L:沟道长;加:单位面积电容;Cgs/Cgd：栅源 栅漏电容;Covz覆盖电容;Lovx覆盖长度;，4:源漏面积;:漏周长;Cj零偏置结电容；Cj零偏置衬底一源、漏边墙电容；4沟道面积。(3)高频交流小信号模型当MOS管工作于高频状态时,可利用器件的小信号模型以简化电路的分析。交 流小信号模型是种线性化模型。高频MOS管小信号与低频M0S管模型的区别是在 频率较高的情况下,M0S管的各端口的电容必须加以考虑。高频交流小信号模型如 图2.4所示:7北京交通大学硕士学位论文集成电路设计原理与模型分析图2.4 MOSFET交流小信号模型Fig.2.4 AC small signal model of the MOSFET其中:丄 式中:g跨导，:电子迁移率,噎源衬底电压;漏衬底电容;(2-13)(2-14)(2-15)(2-16)源衬底电容;r:衬底门槛电压参数;4:强反型表面电势;如 衬底结电势(Bulk Junction Potential)其它寄生电容还包括以厚氧化层作为绝缘介质,金属导电层和衬底硅间形成 的平板电容;金属导电层和第一层多晶硅或第二层多晶硅(如果生产艺中有两层 多晶硅)形成的平板电容;各个金属层之间以及各金属层与多晶硅和衬底之间的电 容等。在设计电路时,这些电容的影响不可忽略。23平面螺旋电感分类与模型分析在CMOS艺上集成晶体管、二极管、电容和电阻都很容易,但要实现单片CMOS 射频集成电路仍然有一定的困难。由于射频集成电路的所有重要子单元中都要用 到电感,电感占据了射频集成电路的很大部分面积,其性能好坏也直接影响了射 频集成电路的总体性能。因此,片上电感在单片CMOS射频集成电路的实现是个 非常重要的课题。今天的集成电感已经被广泛的应用于各种集成射频电路中,它具有较高的集8北京 交通 大学 硕士学位 论文集成 电路 设计原理一与 模型分析成度与低插入损耗。典型的应用包括:放大器中的输入与输岀匹配、放大器中的 感性负载、LC谐振单元、差分系统中的平衡补偿功能等。2.3.1平面螺旋电感模型分析平面螺旋电感通常有以下几种类型:圆形电感、直角（方形）电感、八角形电感。如图2.5所示:a.Three-dimensional map for氧化物 衬底the circular spiral inductorc,八角形电感的顶视图b.Vertical view for the right angle图2.5平面螺旋电感图示Fig.2.5 Planar spiral inductors平面螺旋电感的可用频率范围受限于它的“自谐振频率”。因为平面电感与 衬底之间形成一个平板电容,该电容与集成螺旋电感组成了一个并联谐振回路,此并联谐振回路的谐振频率称为集成电感的“自谐振频率”。只有当工作频率小 于此自谐振频率时,并联回路呈感性,集成电感有效。平面螺旋电感的感值随频率变化特征可以分为三个区域工作区域（I）,自 激振荡前后区域（H）,自激振荡之后区域（111）。如图2.6所示:93W2PUIFrequency图2.6集成电感的作区域（低电阻率衬底）Fig.2.6 Work area of the integrated inductor工作区域（I）是片上电感真正工作的区域,在该区域电感感值基本保持不变。在区域（H）,片上电感的感值由正值变为零（第一自激振荡点）,再变为负值。实 际上在第一自激振荡频率之上,片上电感已经表现为电容了。区域（山）是电感的 容性区域,该区域电感的品质因数为零。集成电感的区域（II）中感值的不稳定和 确定第一自激振荡频率较困难使其应用受到很大的限制。CMOS片上集成螺旋电感 建模和仿真方法主要有三种:用电磁场仿真工具进行建模和仿真;用分段等效的 电路模型建模和仿真;用紧凑的集总模型建模和仿真。通过求解一定边界条件下的Maxwell方程可以精确模拟任意的分布式电系统,所以用基于数值求解Maxwell方程的通用全波电磁场仿真工具可以仿真片上集成 螺旋电感,Ansoft.EM-Sonnet都是这样的工具。这些仿真工具非常精确,但是仿 真速度很慢,需要的内存很大,特别是在仿真结构比较复杂的片上集成螺旋电感 的时候。另外,这些仿真工具非常昂贵,使用也比较复杂,需要使用者具备一定 的相关经验。分段等效的电路模型比用电磁场仿真工具来得简单,但当组成螺旋电感的金 属线段比较多时,它的规模往往比较大且比较复杂。因此,尽管片上集成螺旋电感 的分段电路模型可以集成到通用的电路仿真环境中,但它的复杂度远远大于电路 的其他部分,从而使整体电路的仿真速度降低。实际上用分段电路模型求解比用 ASITIC等工具来做更加麻烦。在片上集成螺旋电感的总长度远小于其工作频率所对应的波长时,可以将整 个螺旋电感看作一个集总模型,其等效电路如图2.7所示。一般在自激振荡频 率之前,用集总模型来等效可以达到一定的精度,而我们关心的也正是自激振荡 频率之前的频率范围（图2.6（1）工作区域）。在这个频率范围内,用紧凑的集总模10北京 交通 大学 硕士学位论文集成 电路设计 原 理 与模型 分 析型模拟片上螺旋电感非常方便、迅速,因此紧凑的集总模型在电感电路的设计和 优化中有明显的优势。图2.7紧凑的集总模型Fig.2.7 Compact lumped model集总参数表示为:L：电感值22 14a(217)a:中空直角电感的平均半径;r:中空直角电感最外圈半径;n：圈数;40:常数1.2x1。号:导体材料中由于趋肤效应,有限电导率等引起的欧姆损失。-(218)wcr(1 一 e=(2-19):金属电导率；1:金属的长度;w.t：分别为金属的宽度与厚度；Q:在 电感中圈与圈之间的寄生电容。%(2-20)員:氧化物的厚度;氧化物介电常数。C耦合到氧化层中的寄生电容。壊&电感衬底中的欧姆损失。R b-廿心(2-21)(2-22)11北京交通大学硕士学位论文集成电路设计原理与模型分析2(2-23)Gs“b:与给定衬底材料有关的常数,典型值ICTS/。CsubQ:与给定衬底材料有关的常数，典型值介于10一3与10-2之间。Coxi=0X2=Cx/2 Gubl=Csub2=CsubQ Rs心二段疝2(2-24)(2-25)(2-26)尽管紧凑的集总模型中各参数都有直观明确的意义,大多数参数还有简単的 表达式,但由于其没有考虑邻近效应和衬底中的涡流损失,应用上仍受到了不少 限制。2.3.2直角电感寄生效应与仿真(1)直角电感电阻图2.8直角电感电阻图Fig.2.8 Resistance of the right angle inductor电感的欧姆损失是由于金属的电导率引起。它的公式为R=p (2-27)wn上式中:材料的电导率,1:电感金属的长度,w：金属宽度,h：金属厚度。这个公式适用于平均电流分布的情况下。(2)衬底电阻它是由在电感导体与接地导体之间的电流流动引起的。尽管电感是制作在非 导体介电常数的材料中,但是由于电感导体与衬底之间的容性耦合,从而引起它 们之间的电流流动。衬底电阻阻值可以用以下近似表达式表示。电阻值由作为容 性耦合的衬底面积决定,面积由衬底材料的宽度、电感导体的厚度以及高度决定。Rsuc=ln2coth(-6Hox-),厶 1CI 8 H5Ub 也必“曷/心四片(2-28)(2-29)12北京 交通 大学硕士学位 论文集成电路设计原理与模型分析Fig.2.9 The substrate resistance“电容耦合区域的宽度,=%+6H欧+7；W：电感线圈的宽度;Hoxz 电感线圈与衬底之间的距离;T:金属层的厚度;1：电感线圈的平均周长;Hsub：衬底的厚度;%必:衬底的电导率。(3)衬底电容在低频情况与用低阻抗材料生成衬底的情况下,寄生效应主要由衬底电阻决 定。随着频率的提高,衬底的寄生电容效应就必须加以考虑。这种效应可以通过 个电容与并联的衬底电阻表示。等效电路可以通过电阻凡汕与电容。皿表示。图2.10衬底电容图示Fig.2.10 The substrate capacity 极板间的电阻由下式得:凡泌=(2-30)A 式中表示衬底的电阻率,h表示衬底高度,A表示极板面积。Q 宀媚(2-31)式中表示自由空间介电常数,7表示衬底相对介电常数。由上述两式可得:凡泌G姉=0(2-32)由上式可知:电阻与电容之积不依赖于衬底的几何尺寸。23.3片上集成螺旋电感设计和优化的一般准则13北京交通大学硕士学位论文集成 电路设计原一理 与 模型分析在既定的工艺上设计个一定电感值的片上集成螺旋电感时,会有很多种不 同的内直径、线宽W、间距S、圈数N的组合,设计时要在这些组合中比较和选择 最佳的实现方式。这里总结了一些一般准则皿:(1)尽可能的减少电感占用的总面积。面积大了,对衬底的耦合也更加严重,各种损耗相应的增大,同时会使品质因数最大值降低,并且自激振荡频率也会下 降。在采用重掺杂的衬底的情况下,减少面积是至关重要的。(2)限制形成电感的金属层的宽度。对于一般的CMOS艺,工作频率l-3GHz时 有最好Q值的最佳金属线宽w在10T5um。这是因为在一定的电感要求下,加大宽度 将要求占用更多面积。而且由于趋肤效应,加大金属层的宽度并不会把金属层引 起的电阻损耗减少多少。(3)采用工艺所允许的最小连线间距。这样可以使相邻的金属连线之间的磁耦 合最大,从而得到最大的Q值,同时螺旋电感占据的面积也比较小。采用最小连线 间距虽然也使得相邻金属连线之间的耦合电容变大,但因为在大多数艺中金属 连线厚度不会超过3um,这个耦合电容对片上集成螺旋电感整体性能的影响很小。(4)电感中心要留有空地。这是因为高频时产生的涡旋电流在中心引起很大的 电阻,而靠近中心的金属圈对电感的贡献量很少,为了获得高的品质因子,就必 须把中心留出来。(5)尽量采用最上层的金属层来制作电感。用最上层金属构建螺旋电感可以使 螺旋电感和衬底之间的氧化层厚度最大,即C”最小,因而可以减小高频时对衬底 的损耗,提高高频时的Q值。(6)螺旋电感和周围其他的元器件之间要保持一定距离,一般要大于5倍的金 属线宽度。这样可以防止不必要的寄生电磁耦合。234设计中使用的片上螺旋电感本设计中使用的电感是基于SMIC 0.18um IP6M CMOS艺的直角片上螺旋电感,本节将介绍它的结构、等效模型以及等效模型中各个参数表示的寄生效应以及计 算公式。图2.11是个金属线圈圈数为2.5的直角螺旋电感的版图,其中灰色的为第六 层金属,粉色为第五层金属,电感内圈通过第五层金属引至外端口。14北京 交通 大学硕士学位论 文集成一処路设计原理与模型分析图2.11典型.的电感版图Fig.2.11 The typical inductor layout其中,电感的各个设计参数如下:W:金属宽度;S:金属绕线的间距;R：最内层金属线圈的内半径;N：金属 线圈的圈数。电感版图的剖面图如图2.12所示:Port!卩。应图2.12电感版图的剖面图Fig.2.12 Section for the inductor layout根据设计规则,各个设计参数都有一定尺寸范围,其中金属宽度W固定为10um,间距S固定为2um,金属线圈的内半径从30um120unb金属线圈的圈数从2.57.5。电感的等效电路如图2.13所示:图2.13电感等效电路Fig.2.13 Equivalent circuit of the inductor15北京交通大学硕士学位论文集成 电路 设计原理 与 模型 分 析等效电路的各个参数描述了电感相应的寄生效应。其中表示固有电感,Rs 是金属线的串联电阻,描述了金属连线(M6)之间的边缘电感以及金属层M6和金 属层M5之间的交迭电感,和描述了金属和衬底之间的氧化层电容,C心 C血、凡如和凡血描述了在高频工作状态下衬底的损耗。各个参数的计算公式如 下:1.Ls(nH)=-3.52E+00-3.96E-0bN+3.09E-0bN2+7.04E-02R+l.38E-04-R22.Cr(fF)=-7.50E+00+5.80E+00L-3.44E-01L：3.Rs(Ohm)=1.23E+00+6.85E-01LsT.06E-02L；4.Rsubl(Ohm)=5.44E+02-2.63E+00-L5.Csubl(fF)=L39E+00+L21E+0hLs6.Coxl(fF)=2.09E+01+1.46E+01-Ls7.Rsub2(Ohm)=6.40E+0.2-7.86E+00L8.Csub2(fF)二一2.66E+00+8.65E+00Ls9.Cox2(fF)=1.89E+01+L35E+01.Ls10.R,而(Ohm)二5.56E+05+2.63E+04L电感的最大有效频率取决于电感的尺寸,各个尺寸的电感最大有效频率如表2.1：表2T电感最大有效频率置任何器件,因为电感穿透的磁通量会损害器件的性能,甚至导致器件无法正常 工作。模型参数和有效频率范围如表2.2,其中Maxfreq表示保证电感模型参数有效的最大频率。16北京交通大学硕士学位论文集成电路设计原理与模型分析表2-2电感模型参数列表Tab.2-2 Inductor model parametersNR(urn)W(um)s(um)NWreq(GHz)Ls(nH)Cf(F)Rs(Ohm)Rsubl(Ohm)Csubi 空Coxl gRsub2(Ohm)Csub2阳C。辺g 一Rsub3(Ohm)4 51201024 251.14E+011.39E+017.65E+005.14E+021.39E+021.87E+025.50E+029.59E+011.73E+023 25E+054 530102103.19E+007.51E+003.32E+005.36E+024.00E+W6.75E+016.15E+022.49E+016.20E+016.31E+052 560102102.14E+003.35E+fi62.63E+CD5.38&+022.73E+D15.22E+016.23E+021.59E+OI4.78E+016.07E+053560162103.SOB+OO8.92E+003.57E+005.35E+024.5OE017.35E+G16.12E+022.85E*016.75E+016.41B+054 5601027 955.68E+001.43E+0i4.77E+U05.29E+027.C1E+011.04E+025.95P+024.64E019.55E+ril6.99EW55 5601025 858.37E+001.69E+016.20E+C05.22E+021.03E+021.43E+025.74E+026.97E+011.32E+027.54E+056 5601024 451.17E+011.33E+U17.76E+005.13E+021.43E+H21.91E+025.羽5+429.84E+U11.77E+O23.32E+057 5601023 451.5比+01-7.95E-019.35E+005.(j究+021.90E+U22.49E+025.17E+021.32E+022.30E+029.24E+054 5901025 65S.41E+001.69E+016.26E+005.22E+021.O3E+021.44B+025.74E+027.01E+011.32E+027.54E+0517北 京 交通 大 学硕 士 学一位 论一文变电一