数字电子技术第二章 门电路.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第二章 门电路,一、门电路的概念,实现基本逻辑运算和常用复合逻辑运算的电子电路,与,或,非,与 非,或 非,异或,与或非,概 述,与 门,或 门,非 门,与 非 门,或 非 门,异或门,与或非门,二、逻辑变量与两状态开关,低,电平,高电平,断开,闭合,高电平,3 V,低,电平,0 V,二值逻辑,:,所有逻辑变量只有两种取值,(,1,或,0,),。,数字电路,:,通过电子开关,S,的两种状态,(,开或关,),获得高、低电平，用来表示,1,或,0,。,3V,3V,逻辑状态,1,0,0,1,S,可由,二极管,、,三极管,或,MOS,管实现,三、高、低电平与正、负逻辑,负逻辑,正逻辑,0V,5V,2.4V,0.8V,高电平和低电平是两个不同的可以截然区别开来的电压范围。,0,1,0V,5V,2.4V,0.8V,1,0,四、分立元件门电路和集成门电路,分立元件门电路：,用分立的元器件和导线连接起来构成的门电路。,集成门电路：,把构成门电路的元器件和连线，都制作在一块半,导体芯片上，再封装起来。,常用：,CMOS,和,TTL,集成门电路,五、数字集成电路的集成度,一块芯片中含有等效逻辑门或元器件的个数,小规模集成电路,SSI,(,S,mall,S,cale,I,ntegration),10,门,/,片,或,10 000,门,/,片,或,100 000,元器件,/,片,u,Y,u,A,u,B,R,0,D,2,D,1,+,V,CC,+10V,2.2,分立元器件门电路,2.2.1,二极管与门和或门,一、,二极管与门,3V,0V,符号,:,与门,（,AND gate),A,B,Y,&,0 V,0 V,U,D,=0.7 V,0 V,3 V,3 V,0 V,3 V,3 V,真值表,A B,Y,0 0,0 1,1 0,1 1,0,0,0,1,Y=AB,电压关系表,u,A,/,V,u,B,/,V,u,Y,/,V,D,1,D,2,0 0,0 3,3 0,3 3,导通,导通,0.7,导通,截止,0.7,截止,导通,0.7,导通,导通,3.7,二、,二极管或门,u,Y,/,V,3V,0V,符号,:,或门,（,OR gate),A,B,Y,1,0 V,0 V,U,D,=0.7 V,0 V,3 V,3 V,0 V,3 V,3 V,u,Y,u,A,u,B,R,O,D,2,D,1,-,V,SS,-10V,真值表,A B,Y,0 0,0 1,1 0,1 1,0,1,1,1,电压关系表,u,A,/,V,u,B,/,V,D,1,D,2,0 0,0 3,3 0,3 3,导通,导通,-,0.7,截止,导通,2.3,导通,截止,2.3,导通,导通,2.3,Y=A+B,一、半导体三极管非门,T,截止,T,导通,2.2.2,三极管非门（反相器）,饱和导通条件,:,+,V,CC,+5V,1 k,R,c,R,b,T,+,-,+,-,u,I,u,O,4.3 k,=30,i,B,i,C,T,饱和,因为,所以,电压关系表,u,I,/V,u,O,/V,0,5,5,0.3,真值表,0,1,1,0,A,Y,符号,函数式,+,V,CC,+5V,1 k,R,c,R,b,T,+,-,+,-,u,I,u,O,4.3 k,=30,i,B,i,C,三极管非门,:,A,Y,1,A,Y,2.4 TTL,集成门电路,（,T,ransistor,T,ransistor,L,ogic）,2.4.1 TTL,反相器,一、电路组成及工作原理,+,V,CC,(5V),R,1,u,I,u,o,4k,A,D,1,T,1,T,2,T,3,T,4,D,R,2,1.6k,R,3,1k,R,4,130,Y,输入级,中间级,输出级,D,1,保护二极管,防止输入电压过低。,当,u,I,u,B,u,C,，,即,发射结反偏,集电结正偏,i,i,i,=,i,i,b,=(1+,i,),i,b,4.3V,c,e,3.6 V,1.4V,0.7V,2.1V,T,1,倒置放大状态,T,2,饱和，,T,3,、,D,均截止,T,4,饱和导通,u,O,=,U,CES4,0.3V,1V,0.3V,0.3,u,I,/V,u,O,/V,0,3.6,3.6,0.3,则,所以,输入短路电流,I,IS,二、静态特性,1.,输入特性,(1),输入伏安特性：,1,i,I,+,V,CC,+5 V,u,I,+,-,u,o,T,1,i,I,u,I,+,-,be,2,be,4,+,V,CC,+5 V,R,1,4k,I,V,/,u,I,mA,/,i,0,1,2,-1,IS,I,IL,I,U,IL,U,IH,IH,I,低电平输入电流,I,IL,高电平输入电流,或输入端漏电流,I,IH,即：当,R,i,为,2.5 k,以上电阻时，输入由,低电平,变为,高电平,(,2,),输入端负载特性：,1,+,V,CC,+5V,u,I,+,-,u,o,R,i,T,1,i,B1,u,I,+,-,be,2,be,4,+,V,CC,+5 V,R,1,4k,R,i,R,i,/,0,2,6,4,1,2,u,I,/V,T,2,、,T,4,饱和导通,R,i,=,R,on,开门电阻,（,2.5 k,）,R,on,T,2,、,T,4,截止,R,i,=,R,off,关门电阻,（,0.7 k,）,即：当,R,i,为,0.7 k,以下电阻时,输入端相当于低电平。,R,off,0.7 V,1.4 V,2.,输出特性,u,O,1,+,V,CC,+5 V,u,I,+,-,+,-,i,O,u,O,/V,i,O,/,mA,0,10,20,30,-10,-20,-30,1,2,3,在输出为低电平条件下，带,灌,电流负载能力,I,OL,可达,16,mA,0.3V,受功耗限制，带拉电流负载能力,I,OH,可一般为,-,400,A,3.6V,注意：,输出短路电流,I,OS,可达,-,33,mA,，,将造成器件过热烧毁，故门电路,输出端不能接地,！,3.,电压传输特性,1,+,V,CC,+5V,u,I,+,-,u,O,+,-,A,B,0,u,O,/V,u,I,/V,1,2,3,4,1,2,3,4,AB,段：,u,I,0.5 V,，,u,B1,1.4 V,，,T,2,、,T,4,饱和,导通，,T,3,、,D,截止。,u,O,=,U,OL,0.3 V,阈值电压,（,1,）特性曲线分析：,（,2,）输入端噪声容限,u,I,u,O,1,G,1,G,2,1,输出高电平,典型值,=3.6 V,输出低电平,典型值,=0.3 V,输入高电平,典型值,=3.6 V,输入低电平,典型值,=0.3 V,U,NH,允许叠加的负向噪声电压的最大值,G,2,输入高电平时的,噪声容限：,U,NL,允许叠加的正向噪声电压的最大值,G,2,输入低电平时的,噪声容限：,三、动态特性,传输延迟时间,1,u,I,u,O,50%,U,om,50%,U,im,t,u,I,0,t,u,O,0,U,im,U,om,t,PHL,输出电压由高到,低时的传输延迟,时间。,t,pd,平均传输延迟时间,t,PLH,输出电压由低到,高时的传输延迟,时间。,t,PHL,t,PLH,典型值：,t,PHL,=8 ns,t,PLH,=12 ns,最大值：,t,PHL,=15 ns,t,PLH,=22 ns,+,V,CC,+5V,R,1,4k,A,D,2,T,1,T,2,T,3,T,4,D,R,2,1.6k,R,3,1k,R,4,130,Y,输入级,中间级,输出级,D,1,B,T,1,多发射极三极管,e,1,e,2,b,c,等效电路：,1,.A,、,B,只要有一个为,0,0.3V,1V,T,2,、,T,4,截止,5V,T,3,、,D,导通,3.6V,2.4.2 TTL,与非门和其它逻辑门电路,一、,TTL,与非门,2.,A,、,B,均为,1,理论：,实际：,T,2,、,T,4,导通T,3,、,D,截止,u,O,=,U,CES4,0.3V,3.6V,3.6V,0.7V,1V,0.3V,4.3V,+,V,CC,+5V,4k,A,D,2,T,1,T,2,T,3,T,4,D,1.6k,1k,130,Y,输入级,中间级,输出级,D,1,B,R,1,R,2,R,3,R,4,3.6V,3.6V,4.3V,2.1V,R,L,+,V,CC,0.7V,1V,0.3V,整理结果：,1,1,1,0,A,B,Y,0,0,0,1,1,0,1,1,与非门,A,B,&,二、,TTL,或非门,i,B1,+,V,CC,+5V,R,1,A,D,1,T,1,T,2,T,3,T,4,D,R,2,R,3,R,4Y,R,1,B,D,1,T,1,T,2,i,B1,输入级,中间级,输出级,1.,A,、,B,只要有一个为,1,T,2,、,T,4,饱和,T,3,、,D,截止,u,O,=0.3V,，,Y,=0,5V,2.1V,1V,1V,1V,0.3V,3.6V,2.,A,、,B,均为,0,i,B1,、,i,B1,分别流入,T,1,、,T,1,的发射极,T,2,、,T,2,均截止,则,T,4,截止,T,3,、,D,导通,3.6V,0.3V,0.3 V,0.3 V,整理结果：,1,0,0,0,A,B,Y,0,0,0,1,1,0,1,1,或非门,A,B,1,其它逻辑门原理相似。,2.4.3 TTL,集电极开路门和三态门,一、,集电极开路门,OC,门,(,O,pen,C,ollector Gate),+,V,CC,+5V,R,1,A,D,2,T,1,T,2,T,4,R,2,R,3,Y,D,1,B,1.,电路组成及符号：,+,V,CC,R,C,外,接,Y,A,B,&,+,V,CC,R,C,OC,门必须外接负载电阻,和电源才能正常工作。,2.OC,门的主要特点：,可以线与连接,V,CC,根据电路,需要进行选择,线与连接举例：,+,V,CC,A,T,1,T,2,T,4,Y,1,B,+,V,CC,C,T,1,T,2,T,4,Y,2,D,+,V,CC,R,C,+,V,CC,R,C,Y,1,A,B,&,G,1,Y,2,C,D,&,G,2,线与,Y,Y,注意：只有,OC,门才能实现线与。普通,TTL,门输出端不能并联，否则可能损坏器件。,二、输出三态门,TSL,门,(,T,hree-,S,tate,L,ogic),(1),电路组成,1.,电路组成及其工作原理,+,V,CC,+5V,R,1,A,T,1,T,2,T,3,T,4,D,R,2,R,3,R,4,Y,B,1,D,3,使能端,使能端高电平有效,1,EN,Y,A,&,B,EN,Y,A,&,B,EN,EN,使能端低电平有效,以使能端低电平有效为例：,（,2,）工作原理,P,Q,P,=1,（,高电平）,电路处于正常工作状态：,D,3,截止，,（,Y,=0,或1,）,+,V,CC,+5V,R,1,A,T,1,T,2,T,3,T,4,D,R,2,R,3,R,4,Y,B,1,D,3,P,=0,(,低电平,),D,3,导通,T,2,、,T,4,截止,u,Q,1 V,T,3,、,D,截止,输出端与上、下均断开,高阻态,，记做,Y,=,Z,使能端,可能输出状态：,0,、,1,或高阻态,2.,应用举例：,(1),用做多路开关,Y,A,1,1,EN,1,EN,A,2,1,G,1,G,2,使能端,1,0,禁止,使能,0,1,使能,禁止,禁止,使能,A,1,1,EN,1,EN,A,2,1,G,1,G,2,0,1,(2),用于信号双向传输,1,0,使能,禁止,2.,应用举例：,2.,应用举例：,(3),构成数据总线,EN,1,EN,1,EN,1,G,1,G,2,G,n,A,1,A,2,A,n,数据总线,注意：,任何时刻，只允许一个三态门使能，,其余为高阻态。,0,1,1,1,0,1,1,1,0,补充,1.,TTL,集成逻辑门的使用要点,(,1,),电源电压用,+5 V,，,74,系列应满足,5 V,5%,。,(,2,),输出端的连接,普通,TTL,门输出端不允许直接并联使用。,三态输出门的输出端可并联使用，但同一时刻只能有,一个门工作，其他门输出处于高阻状态。,集电极开路门输出端可并联使用，但公共输出端和,电源,V,CC,之间应接负载电阻,R,L,。,输出端不允许直接接电源,V,CC,或直接接地。,输出电流应小于产品手册上规定的最大值。,补充,2.,多余输入端的处理,与门和与非门的多余输入端接逻辑,1,或者与有用输入端并接。,接,V,CC,通过,1 10 k,电阻接,V,CC,与有用输入端并接,TTL,电路输入端悬空时相当于输入高电平，,做实验时与门和与非门等的,多余输入端可悬空，但使用中多余输入端一般不悬空，以防止干扰。,或门和或非门的多余输入端接逻辑,0,或者与有用输入端并接,例,欲用下列电路实现非运算，试改错。,(,R,OFF,700,，,R,ON,2.1 k,),解：,OC,门输出端需外接上拉电阻,R,C,5.1k,Y,=1,Y,=0R,I,R,ON,，,相应输入端为高电平。,510,R,I,R,on,（,2.5,k,）,输入由,0 1,在一定范围内，,R,i,的改,变不会影响输入电平,输入端,悬空,即,R,i,=,输入为,“,1”,不允许,多余输入,端的处理,1.,与门、与非门接电源；或门、或非门接地。,2.,与其它输入端并联。,练习,写出图中所示各个门电路输出端的逻辑表达式。,TTL,CMOS,&,A,100,100k,=1,&,A,100,100k,=1,=1,1,A,100,100k,1,A,100,100k,=0,练习,写出图中所示各个门电路输出端的逻辑表达式。,TTL,CMOS,=1,A,100,100k,=1,A,100,100k,&,A,悬空,&,A,悬空,不允许,