数字电子技术基础(阎石)第五版_课堂测试题及自测题汇总.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,*,单击此处编辑母版标题样式,*,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,*,*,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,数字电子技术基础（阎石）,第五版,第一章 数制和码制,自测题,1,一、填空题,（,153,）,10,=,（）,2,。,（,123,）,10,=,（）,2,。,（,103,）,10,=,（）,2,。,（,100001100001,）,8421BCD,=,（）,10,。,（,01011001,）,8421BCD,=,（）,10,。,（,28,）,10,=,（）,8421BCD,。,（,69,）,10,=,（）,8421BCD,。,（,1996,）,10,=,（）,8421BCD,。,（,101010,）,2,=,（）,10,。,（,111000,）,2,=,（）,10,。,8421BCD,码各位的权分别是,。,四位二进制数码可以编成,个代码，用这此代码表示,09,十进制数的十个数码（字），必须去掉,个代码,。,10011001,1111011,1100111,861,59,00101000,01101001,0001100110010110,42,56,8 4 2 1,16,6,2,二、选择题,1.,三位二进制数码可以表示的状态有（）,a.4,种；,b.8,种；,c.16,种。,2.,信号的周期,T,与频率,f,的关系是（）。,a.T=2,f,b.T=1/2fc.T=1/f,3.,信号的角频率,与频率,f,的关系是（）。,a.=1/2,f b.=2,f c.=1/f,4.,十进制数,25,转换为二进制数为（）。,a.110001b.10111 c.10011 d.11001,5.,十进制数,77,转化为,8421BCD,码为（）。,a.1100001b.1110111 c.01110111 d.1001101,6.BCD,代码为（,100011000100,）表示的数为,(594),10,，则该,BCD,代码为（）。,a.8421BCD,码,b.,余,3BCD,码,c.5421BCD,码,d.2421BCD,码,7.BCD,代码,100100001,表示的数为,(121),8,则该,BCD,代码为（）。,a.8421BCD,码,b.,余,3BCD,码,c.5421BCD,码,d.2421BCD,码,b,c,b,a,c,c,a,3,三、判断题,1.BCD,码即,8421,码。（）,2.,八位二进制数可以表示,256,种不同状态。（）,3.,二进制编码只能有于表示数字。（）,4.,逻辑电路的输出变量与其输入变量之间为一定的逻辑关系。（）,5.,逻辑变量的取值可以是任意种。（）,4,6.,十进制数只能用,8421BCD,码表示。（）,7.,任何一个十进制整数都可以用一个任意进制的数来表示。（）,8.,四位二进制数码有,16,种组合，其中任意,10,种组合均可以对应表示十进制数中的十个数码（字）。（）,9.,在数字电路中，数码是通过电路或元件的状态来表示的。（）,10.,二进制数,1001,和二进制代码,1001,都表示十进制数,9,。（）,5,第一章 数制和码制课堂测试题,1.,选择题,1,）三位二进制数码可以表示的状态是（,）。,A.2 B.4 C.6 D.8,2,）十进制数,2 5,转换为二进制数为（）。,A.110001B.10111 C.10011D.11001,3)BCD代码为（,100011000100,）表示的数为,(594),10,，则该,BCD,代码为（）。,A.8421BCD,码,B.,余,3 BCD,码,C.5421BCD,码,D.2421BC,码,D,D,C,6,2.,判断题,1),格雷码是有权码。（）,2),二进制数,1001,和二进制代码,1001,都表示十进制数,9,。（）,3),十进制数只能用,8421BCD,码来表示。（）,4),四位二进制数码有,1 6,种组合，其中任意,1 0,种组合均可对应表示十进制数中的十个数码。（）,7,3.,填空题：,(000101010001),8421BCD,(),10,(),2,(),8,(),16,151,10010111,227,97,8,第二章 逻辑代数基础 课堂测试题,答案,9,1.,用,代数法求下式的最简与或式。,10,2.,求下式最简与或式,解,:,在分析时，一般首先对长非号下面的表达式化简，然后再对整个表达式化简。如,11,3.,如果的,最简与或表达式,是否存在约束条件？如果存在，试指出约束条件。,A,BD,B,C,约束条件为,:AB+AC=0,12,4.,写出如下图所示电路对应的真值表。,13,14,15,5.,设计一个含三台设备工作的 故障显示器。要求如下：三台设备都正常工作时，绿灯亮；仅一台设备发生故障时，黄灯亮；两台或两台以上设备同时发生故障时，红灯亮。,16,17,1,0,18,1,0,19,20,21,第三章 门电路自 测 题（答案）,22,一、填空题,1.,组成数字逻辑电路的基本单元电路是,，它能够实现,间的某种逻辑运算。,2.,集电极开路门电路，简称为,。,3.,典型,TTL,与非门的阈值电压,V,th,通常,。,4.TTL,与非门的电压传输特性是指,。,5.,异或门是实现,的门电路。,逻辑门电路,逻辑变量,OC,门,1.4V,输出电压随输入电压变化的关系,异或逻辑功能,23,6.TTL,与非门的平均传输延迟时间,t,pd,是指,的平均值。,7.TTL,与非门的扇出系数,No,是指,，,TTL,与非门的扇出系数通常为,。,8.TTL,与非门的扇入系数,N,I,是指,，通常,N,I,5,。,9.,三态门的三态输出是指输出,、,三种状态。,10.,所谓“线与”就是将几个,OC,门的输出端直接相连，实现,的逻辑功能。,导通延迟时间与关断延迟时间,TTL,与非门正常运行时驱动同类门的个数,4,8,TTL,与非门输入的个数,TTL,与非门输入的个数,高电平，低电平，高阻抗,与,24,1.,典型的五管,TTL,与非门，当输入端有低电平时，多发射极三极管处于（）。,（,a,）,与门,（,b,）,OC,门,（,C,）,异或门,（,a,）,悬空,（,b,）,接高电位,（,C,）,接地,（a）00（b）01（C）10（d）11,（,a,）,截止状态,（,b深度饱和状态,（,C,）,放大状态,2.,两输入与非门，使输出,F=0,的输入变量取值为（）。,3.MOS,与非门多余输入端的处理方法是（）。,4.,为实现“线与”逻辑功能，应选用（）。,5.,如果采用负逻辑分析，正与门即（）。,（,a,）,负与门,（,b,）负,或门,（,C,）,或门,d,b,b,b,b,二、选,择,题,25,三、判断题：,1.TTL,与非门与,CMOS,与非门的逻辑功能不一样。（）,2.TTL,门电路的额定电源电压为,+5V,，,使用时极性不能接反。（）,3.,可将,TTL,与非门多余输入端经电阻接,+5V,电源。（）,4.,可将,TTL,或非门多余输入端接地。（）,5.,多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。（）,6.TTL,与非门采用复合管作输出级的负载，可提高,TTL,与非门的带负载能力。（）,7.,三输入与非门，当其中一个输入端的值确定后，输出端的值就能确定。（）,8.,可将与非门的输入端并联后作非门使用。（）,9.,门电路具有多个输入端和多个输出端。（）,10.,典型,TTL,与非门输出高电平为,5V,、,低电平为,2V,。（）,26,四、写出图示电路的逻辑函数表达式：,&,A,A,A,B,B,B,CS,F,F,F,&,1,A,B,F,1,TG,1,&,&,“1”,TTL:F=1,CMOS:F=1,F=A+B,F=B,，,A=1,高阻，,A=0,F=AB,，,CS=1,高阻，,CS=0,500,27,F=AB+C,28,五、按要求画波形,已知逻辑图及输入波形如图所示，试分别画出各自的输出波形。,29,与非门,异非门,30,第四章 组合逻辑电路 自测题,一、填空题,1.,加法器的功能是完成二进制数的,运算。,2.,半加器只考虑加数和被加数相加，以及,不考虑 。,3.,全加器不仅考虑加数和被加数相加，以及向高位进位，还考虑 。,4.,二,十进制码简称为 码。,5.8421,码是一种常用,BCD,码，该编码从高位到低位对应的权值分别为 所以称为,8421,码。,加法,低位来的进位,2,3,2,2,2,1,2,BCD,低位来的进位,向高位进位,31,6.,所谓编码是指,过程。,7.,所谓编码器是指,的数字电路。,8.,编码器的输入是,，编码器的输出是,。,9.,二进制编码器就是,的数字电路。,10.,优先编码器允许几个信号,，而电路对,。,11.,用四位二进制数码可以编成,代码，若编制,BCD,码，必须去掉,代码。,16,个,用文字、符号或数字等表示特定对象的,完成编码操作,被编码的信号,相应的代码,将一般的信号编为二进制代码,同时输入,其中优先级别最高的优先编码,6,个,32,12.,译码是编码的,过程。,13.,译码器的输入是,，输出是,。,14.,与非门译码器的优点是,；当输入逻辑变量,6,时应采用的,方式。,15.,数据选择器能从,进行传输，四选一数据 选 择 器 可 以 从,中选 择出,进行传输。,逆过程,二进制代码,表示代码特定含意的信号,分级译码,电路简单，带负载能力强,一路数据,多路数据中选择一路,四路,33,二、选择题,1.,下列器件中属于组合逻辑电路的是（）,a.,编码器；,b.,触发器；,c.,计数器。,2.,既考虑低位进位，又考虑向高位进位，应选应（）,a.,全加器；,b.,半加器。,3.,对,8421BCD,码进行译码应选用（）,a.3,线,8,线译码器；,b.4,线,10,线译码器。,4.,下列数码均代表十进制数,4,，其中按余,3,码编码的是a.1011,；,b.0110,；,c.0111,。,5.,欲使一路数据分配到多路装置应选用（）,a.,编码器；,b.,选择器；,c.,分配器。,a,a,b,c,c,34,三、判断题,1.BCD,码即为,8421,码。（）,2.8421,码属于,BCD,码。（）,3.,余,3,码属于,BCD,码。（）,4.,格雷码是有权码。（）,5.,组合逻辑电路具有记忆功能。（）,6.,二进制数,1001,和二进制代码,1001,都表示十进制数,9,。（）,7.,译码器可以是一种多路输入、多路输出的逻辑部件。（）,35,8.,编码是将汉字、字母、数字等按一定的规则组成代码，并赋予每个代码一定含意的过程9.,电话交换机具有译码的功能。（）,10.,数字电路中最基本的运算电路是加法器。（）,11.,构成组合逻辑电路必须有触发器。（）,12.,数据分配器和数据选择器的功能相反。（）,13.,带使能端的译码器可作数据分配器使用。（）,36,四、电路分析,1.,下图为双,4,选,1,数据选择器构成的组合逻辑电路，输入量为,A,、,B,、,C,，输出逻辑函数为,F1,，,F2,，试写出其逻辑表达式。,37,数字逻辑 代码和组合逻辑 练习题,一 填空 （每空,2,分，共,30,分）,1.,求十进制，二进制，八进制和十六进制之间的相互表达。,（,45,25,）,10,=,（）,16,=,（）,2,1001,1011,）,2,=,（）,10,=,（）,8,=,（）,16,2.,已知带符号的二进制数,x1=+1110,，,x2=,-1011,，求以下的表达，并要求字长为,8,位。,x1,原,=,（）,x1,补,=,（）,x2,原,=,（）,x2,补,=,（）,x1+x2,补,=,（）,2D.4,101101.01,9.6875,11.54,9.B,0000 1110,0000 1110,1000 1011,1111 0101,0000 0011,38,3.,六位十进制无符号整数用二进制表示需要（）位，,12,位的二进制无符号整数用十进制数表示需要（）位。,4.,已知十进制整数,A=14该数的,4,位,Gray,码表达为（,），,BCD8421,码表达为,(),，余,3,码表达为（）。,二,.,已知,8,位二进制数符号数,A,和,B,为,A,补,=01101010,，,B,补,=10001110,，请完成下列运算并判定是否存在溢出。（,10,分）,A+B,补,=A-B,补,=,B-A,补,=,20,4,1001,0001 0100,0100 0111,1111 1000,1101 1100,溢出,0010 0100,溢出,39,40,2.,最小积之和表达式（与或式）,解：见上图,F=WX+YZ,41,四,.,组合电路分析（,10,分）,写出与图示电路输出对应的最小和表达式当电路输入中单独一个改变状态时，哪些输入变量的改变会导致电路冒险；每一种冒险发生在其他变量取何种值的情况下？,Y=ABC+AB,CD+ABC,D+BCD,42,Y=ABC+AB,CD+ABC,D+BCD,Y=ABC+ACD+ABD+BCD,43,五,（,10,分）在下列电路中，设每个门电路的平均延迟时间为,5ns,，请完成该电路的定时图。,解：,定时图如下：,44,六,.,组合电路综合（,10,分）,组合逻辑电路的输入波形,A,，,B,，,C,和输出波形,F,如下图所示。,列出真值表；,写出,F,的最简积之和表达式；,画出对应的逻辑电路图；,45,(3),电路图,46,七,.,组合电路设计20,分）,设计一个编码转换电路，该电路能够将,4,位二进制编码输入转换为,4,位,Gray,码输出。,1.,利用卡诺图化简得到输出函数的最小积之和表达式；,2.,利用反相器和与非门实现该电路，画出对应的逻辑电路图；,3.,利用集成二进制译码器,74x138,和必要的门电路实现该电路，画出对应的逻辑电路图。,47,解：,设输入为,ABCD,，输出为,Y3Y2Y1Y0,1.,利用卡诺图化简：,Y3=A,Y2=A,B+AB,48,49,2.,电路图：,50,3,用,74X138,实现：,先将,2,片,74x138,扩展连接为,4-16,译码器，产生,16,个最小项，再用与非门将相应的最小项组合起来得到各输出。,51,