兰州理工大学_计算机组成原理_N02-定点加减乘法运算.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第二章 运算方法与运算器,数据与文字的表示方法,定点加法、减法运算,定点乘法运算,定点除法运算,定点运算器的组成,浮点运算方法和浮点运算器,2.2,定点加法减法运算,2.2.1,补码加法,补码加法的公式是：,补,+,y,补,+y,补,例,9,=+0.1011,，,=-0.0101,，求,+,2.2.2,补码减法,数用补码表示时，减法运算的公式为：,-,补,补,-,补,补,+-,补,例,11,=+0.1101,，,=+0.0110,，求,-,。,2.2.3,溢出概念与检测方法,例,12,=+0.1011,，,0.1001,，求,+,。,例,13,=-0.1101,，,=-0.1011,，求,+,。,在定点小数机器中，数的表示范围为,|,|,1,。,溢出：,|,运算结果,|,1,上溢：,正数正数最大正数,下溢：,负数负数最小负数,为了判断“溢出”是否发生，可采用两种检测的方法：,双符号位法,单符号位法,1.,双符号位法,“,变形补码,”或“,模,4,补码,”,，从而可使模,2,补码所能表示的数的范围扩大一倍。,变形补码定义为：,2,0,4+,0,-2,补,补,4+,x,(mod 4),补,+,补,+,补,(mod 4),例,14,=+0.1100,，,=+0.1000,，求,+,。,例,15,=0.1100,，,=-0.1000,，,求,+,。,由此可以得出如下结论：,溢出逻辑表达式为,V,S,f,1,S,f2,S,f1,为最高符号位；,S,f2,为第二符号位,V,1,（,S,f,1,S,f2,），,溢出,；,V,0,（,S,f,1,S,f2,），,无溢出,此逻辑表达式可用异或门实现。,模,4,补码相加的结果，不论溢出与否，最高符号位始终指示正确的符号。,2.,单符号位法,溢出逻辑表达式为,V,C,f,C,o,C,f,为符号位产生的进位；,C,o,为最高有效位产生的进位,V,1,（,C,f,C,o,），,溢出,；,V,0,（,C,f,C,o,），,无溢出,C,f,1,，,C,o,0上溢,C,f,0,，,C,o,1,，,下溢,此逻辑表达式也可用异或门实现。,2.2.4,基本的二进制加法,/,减法器,M,为方式控制输入线：,当,M,0,时,作加法,(A,B),运算；,当,M,1,时,作减法,(A,B),运算。,在后一种情况下,A,B,运算转化成,A,补,B,补运算,求补过程由,B,1,来实现。,因此,图中最右边的全加器的起始进位输入端被连接到功能方式线,M,上,作减法时,M,1,相当于在加法器的最低位上加,1,。,另外,图中左边还表示出,单符号位,法的,溢出检测,逻辑；当,Cn,Cn,1,时,运算无溢出；而当,CnCn,1,时,运算有溢出,经异或门产生溢出信号,三个输入端和两个输入端可按如下逻辑方程进行联系：,S,i,A,i,B,i,C,i,C,i,1,A,i,B,i,B,i,C,i,C,i,A,i,2.2.5,十进制加法器,BCD,码,(,二,十进制码,),二进制加法器,“校正”逻辑,C,i+1,当,X,i,Y,i,9,时，结果正确；,当,X,i,Y,i,9,时，结果不正确，有进位；,当,X,i,Y,i,C,i,10,时，,S,i,S,i,；,当,X,i,Y,i,C,i,10,时，,S,i,S,i,6,又因,C,i+1,1,或,S,i,10,时，,C,i+1,1,，所以,当,C,i+1,1,时，,S,i,S,i,6,；,当,C,i+1,0,时，,S,i,S,i,2.3,定点乘法运算,2.3.1,原码乘法,1.,人工算法与机器算法的同异性,设,n,位被乘数和乘数用定点小数表示,(,定点整数也同样适用,),被乘数,原,f,.,n,1,1,0,乘数,原,f,.,n,1,1,0,原,(,f,f,),(0.,n,1,1,0,)(0.,n,1,1,0,),乘积,2.,不带符号的阵列乘法器,设有两个不带符号的二进制整数：,A,a,m,1,a,1,a,0,B,b,n,1,b,1,b,0,它们的数值分别为,a,和,b,，即,在二进制乘法中，被乘数,A,与乘数,B,相乘，产生,m,n,位乘积,P,：,P,p,m,n,1,p,1,p,0,乘积,P,的数值为,在,mn,位不带符号的阵列乘法器中，,mn,个被加数,a,i,b,j,|0,i,m,1,和,0,j,n,1,可以用,mn,个,“与”,门并行地产生。,在,m,位乘,n,位不带符号整数的阵列乘法中,“,加法,移位”操作的,被加数,矩阵。每一个部分乘积项,(,位积,),a,i,b,j,叫做一个,被加数,。这,mn,个被加数,a,i,b,j,|0,i,m,1,和,0,j,n,1,可以用,mn,个“与”门,并行地,产生。,图中,FA,是一位全加器，斜线方向为进位输出，竖线方向为和输出，而所有被加数项的排列和,AB=P,乘法过程中的被加数矩阵相同。虚线围住的阵列中最后一行构成了一个行波进位加法器,3.,带符号的阵列乘法器,对,2,求补器电路图,对,2,求补器电路图,在对,2,求补时,要采用,按位扫描技术,来执行所需要的求补操作。,令,A,a,n,a,1,a,0,是给定的,(,n,1),位带符号的数,要求确定它的补码形式。,进行求补的方法就是从数的最右端,a,0,开始,由右向左,直到找出第一个“,1”,例如,a,i,1,0,i,n,。,这样,a,i,以左的每一个输入位都求反,即,1,变,0,0,变,1,。,带求补级的阵列乘法器,带求补级的阵列乘法器既适用于原码乘法,也适用于间接的补码乘法。不过在原码乘法中,算前求补和算后求补都不需要,因为输入数据都是立即可用的。,间接的补码乘法阵列乘法：,输入是补码输出也是补码。参加运算的是真值。所以需要求补。,两个算前求补器的作用是：将两个操作数,A,和,B,在被不带符号的乘法阵列中相乘以前,先变成正整数，即,|x|,和,|y|,。,而算后求补器的作用则是：当两个输入操作数的符号不一致时,把运算结果变成带符号的数。,见,P41,例,18,1.,补码与真值得转换公式,补码数,N,补,（,a,n,a,n-1,a,1,a,0,）和真值,N,的关系可以表示成：,2.3.2,补码乘法,（,2.29,）,（,2.30,）,2.,一般化的全加器形式,四类一般化全加器的名称和逻辑符号,对,0,类、,3,类全加器而言有：,对,1,类、,2,类全加器,则有,S,XYZ,XYZ,XYZ,XYZ,C,XY,YZ,ZX,S,XYZ,XYZ,XYZ,XYZ,C,XY,XZ,YZ,3.,直接补码阵列乘法器,利用混合型的全加器就可以构成直接补码数阵列乘法器。,2,1,1,1,1,1,1,在,n,位,n,位的一般情况下，该乘法器需要,n,(,n,1),个全加器,:,0,类全加器，,(,n,2),2,个,1,类全加器，,(,n,2),个,2,类全加器，,(2,n,3),个,3,类全加器，,1,个,