数字电子课件5.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,本章的重点：,1,时序逻辑电路在电路结构和逻辑功能上的特点，以及逻辑功能的描述方法；,2,同步时序逻辑电路的分析方法和设计方法；,3,常用的中规模集成时序逻辑电路器件的应用。,本章的难点：,本章难点是同步时序逻辑电路的分析方法和设计方法。同步时序逻辑电路的分析方法和设计方法既是本章的一个难点，又是一个重点。这些方法不仅适用于用中小规模器件设计时序逻辑电路，而且也是第八章中使用可编程逻辑器件设计时序逻辑电路所必须具备的基础知识。,第五章 时序逻辑电路,1,第五章 时序逻辑电路,第一节 概述,一、定义：任一时刻电路的稳定输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。,结构上的特点：,1.,必须包含存储器，通常还包含组合电路；,2.,存储器的输出状态必须反馈到组合电路的输入端。,CP,a,i,b,i,c,i-1,(Q),s,i,c,i,(D,),0 a,0,b,0,0 s,0,c,0,1 a,1,b,1,c,0,s,1,c,1,2 a,2,b,2,c,1,s,2,c,2,由此可归纳出时序电路的框图：,2,二、,时序电路的框图,外部输入,外部输出,原,状态,:,新状态：,三、描述其逻辑功能的方程组,驱动方程,状态变量,输出方程,状态方程,状态用,q,l,q,1表示。,3,四、时序电路的分类,同步时序逻辑电路,：电路中所有触发器状态的变化都在同一 时钟信号的同一边沿发生。,异步时序逻辑电路,：不满足同步时序逻辑电路的条件。,不在同一时钟边沿翻转；,没有时钟信号。,按,输出信号的特点分,，可分为,米利型,（,Mealy,）和,穆尔型,（,Moore,）,两种。,米利型,：输出信号与电路的状态和输入变量都有关。,穆尔型,：输出信号只取决于电路的状态。（电路可能没有输入信号）。,按电路中触发器的动作特点可分为：,同步时序逻辑电路；异步时序逻辑电路。,4,五、本章重点,时序电路的分析；,时序电路的设计；,常用电路。,包括同步和异步时序电路，以同步电路为重点只要求同步电路的设计；包括计数器和串行数据检测器,包括寄存器和计数器,5,第二节 同步时序电路的分析方法,例1,：分析七进制递增计数器。,要求：,解：,分析：必须求出三组方程,:,输出方程、驱动方程、,状态方程。,第,1,步：求驱动方程和输出方程,J,1,=Q,3,Q,2,K,1,=1,J,2,=Q,1,K,2,=Q,1,Q,3,J,3,=Q,2,Q,1,K,3,=Q,2,驱动方程,输出方程,:,Y=Q,3,Q,2,逻辑图,逻辑功能,6,第,2,步：求状态方程,方法：将驱动方程代入所用触发器的特性方程。,Q,n+1,=J,Q,n,+K,Q,n,省略表示原状态的,n,：,为了更直观的描述时序电路的功能，还要引进新的描述方法。如：状态转换表、状态转换图、时序图（波形图）。,J,1,=Q,3,Q,2,K,1,=1,J,2,=Q,1,K,2,=Q,1,Q,3,J,3,=Q,2,Q,1,K,3,=Q,2,7,第,3,步：求状态转换表,第,4,步,:,求状态转换图,有时还要画电路的工作波形图，也叫时序图。,X,注意,Q,端顺序和,X,Y,的标法,8,第,5,步：求时序图,9,例,2,：分析图示有输入信号的时序电路：,第,1,步,:,驱动方程、输出方程,第,3,步：状态转换表,解：,第,2,步：状态方程,可称为次态卡诺图,10,分析,：这是一个可控计数器。当,A=0,时，是加法计数器，其状态由00,递增到,11,，再从,00,开始；当,A=1,时，是减法计数器，其状态由,11,递减到,00,，再从,11,开始。,第四步：状态转换图,11,第三节 若干常用时序逻辑电路,一、寄存器和移位寄存器,（,一）寄存器,功能：寄存二值代码。,构成：用各种结构的触发器均可实现。,下面分析,CC4076,的功能：,12,功能表：,置数,清零,0,1,0,D,0,1,1,0,0,0,0,高,阻,1,cp,EN,A,+,EN,B,LD,A,+,LD,B,R,D,Q,0,Q,0,保持,13,（,二）移位寄存器,功能：存储的代码能够在移位脉冲的作用下依次左移或右移。,应用：数据的串行,并行转换、数值运算以及数据处理等。,构成：各种主,从结构、边沿结构的触发器。以,D,触发器最方便。,分类：右移、左移、双向。,1.,右移,连接方程：,D,i,=Q,i-1,14,连接方程：,D,i,=Q,i-1,2.,左移,连接方程：,D,i,=Q,i+1,3.,双向,连接方程：,D,I,=S Q,I-1,+S Q,I+1,S=1,右移，,S=0,左移。,15,4.,集成移位寄存器,74LS194A,工作模式控制,异步清零,16,（,三）扩展与应用,扩展,例如,:,用两片,74,LS194A,连成8位双向移位寄存器。,17,应用举例,数值运算,Y=8M+2N,置数,右移,18,二、计数器,（一）同步计数器,2.,分类：,同步、异步；,加法（递增）、减法、可逆（加,/,减）；,二进制、二,十进制、任意进制。,3.,参数：,模,：一个工作循环包含的状态数。也称为,进制,。,1.,二进制计数器,模,为二的,整数次幂。,构成：一般用,T,触发器。,下面以四位二进制加法计数器为例，研究,分析,方法。而减法和可逆计数器只作一般介绍。,1.,功能：对输入的时钟脉冲进行计数。,按触发器翻转情况分类,按计数器中数字增减分类,按计数器中数字编码分类,19,第,1,步：驱动方程，输出方程,C=Q,3,Q,2,Q,1,Q,0,第,2,步：状态方程,=Q,0,Q,1,=Q,0,Q,1,Q,2,第三步：状态转换表,见下页。,T,1,=Q,0,T,2,=Q,0,Q,1,T,3,=Q,0,Q,1,Q,2,T,0,=1,=Q,0,Q,1,Q,2,Q,3,20,Q,0,n+1,=Q,0,Q,1,n+1,=Q,0,Q,1,Q,1,n+1,=Q,0,Q,1,Q,2,Q,2,n+1,=Q,0,Q,1,Q,2,Q,3,n+1,=Q,0,Q,1,Q,2,Q,3,21,第,4,步：状态转换图,第,5,步：时序图,Q,0,为,2,分频,;Q,1,为,4,分频；,Q,2,为,8,分频；,Q,3,和,C,为,16,分频。,应用：,分频器。,22,中规模集成,4,位同步二进制计数器,74161,同步预置数,异步清零,工作状态控制,数据输入,74LS162,74LS163,等是同步清零方式,23,用,T,触发器构成,CC4520,特点：通过控制时钟信号的有无来控制触发器的翻转。,Q,0,=1,时，,CP,可通过,Q,0,Q,1,=1,时，,CP,可通过,Q,0,Q,1,Q,2,=1,时，,CP,可通过,24,同步二进制减法计数器,同理，也可以用控制时钟信号的方法，用,T,触发器来构成。,CC14526,就是这样一种电路。,使用,T,触发器，控制信号均来自前级的 端。,Q,(i=1,2,n-1),25,二进制加,/,减计数器（可逆计数器）,a.,单时钟式（加,/,减控制式）,将,加和减,计数器的驱动方程组合起来，就得到可逆计数器的驱动方程。,电路的时序图请参阅图,5.3.18。,74LS191,加/,减控制端,异步置数,26,b.,双时钟式,74LS193,异步置数,异步清零,27,2.,十进制计数器,加法计数器,重点介绍加法计数器。减法和可逆计数器情况与二进制计数器类似。,功能：模为十的计数器。,C=Q,3,Q,0,28,状态转换表,状态转换图,有效循环,无效状态,无效状态,由于有十个状态循环，故称为十进制计数器。,由于六个无效状态都可以在时钟信号作用下进入有效循环，故称为,可自启动,的计数器。,29,时序图,c,0,t,74LS160,5,分频,10,分频,其各输入端的功能与,74LS161,完全相同。,30,减法计数器,31,3.,任意进制计数器,可用触发器设计；也可用中规模计数器构成,后面将单独介绍。,可逆计数器,74LS190,是加减控制式,.,32,（,二）异步计数器,1.,二进制计数器,加法计数器,Q,2,Q,1,Q,0,000,001,010,011,100,101,110,111,与,同步计数器比，具有如下特点：,*电路简单；,*速度慢；,常见,MSI,有：,74LS293,、,74LS393,、,74HC3934,位；,CC4024,（,7,位）、,CC4040(12,位,),、,CC4060(14,位,).,特点：当,Q,i-1,有下降沿时，,Q,i,翻转。,构成：用,T,/,触发器；,CP,i,=Q,i-1,CP,0,=cp,33,减法计数器,特点：前级 端接后级,CP,端。,利用上升沿翻转的触发器也可构成加法和减法计数器。请同学自行分析。,34,2.,十进制计数器,以十进制计数器为例介绍异步时序电路的分析方法。,特点：步骤与同步电路相同，区别在于要随时注意各触发器的时钟信号。,第一步：驱动方程，输出方程,时钟方程,第二步：状态方程,CP,0,=CP,CP,1,=Q,0,CP,2,=Q,1,CP,3,=Q,0,C=Q,3,Q,0,CP,35,CP,第三步：状态表,第四步：状态图,36,74LS290,简介,置,9,端,：,S,9 1,S,9 2,=1,时，状态置为,1001 9).,置,0,端,：,S,0 1,S,0 2,=1,时，状态置为,0000 (0).,时钟由,CP,1,输入时，为,五进制计数器,。,时钟由,CP,0,输入时，将,Q,0,与,CP,1,相连，为,十进制计数器,。,异步置,9,端,异步置,0,端,二,五,十进制计数器,等效为这样,37,（,三）任意计数器的构成方法,用,状态图解释上述三种方法：,如何用,MSI,计数器构成任意进制计数器。,设,已知,MSI,计数器的模为,N,要构成的任意进制计数器的模为,M。,方法：,1.,用门（一般为与非门）译出对应状态,S,1,;,2.,再清零或置数,具体操作分三种情况：,(1),用 端清零,异步置零法；3),用 端置数,同步置数法；,(2),用 端清零,同步置零法；,异步置零法,同步置零法,同步置数法,有的器件 端是异步工作的,38,M,N,如何处理,两级间连接方法,方法：用多片,N,进制计数器连成模大于,M,的计数器，再用上述三种方法连成,M,进制计数器。也可由,M=M,1,*M,2,，,先构成,M,1,、,M,2,进制计数器，再进行级联。,1.,并行进位法,同步工作方式,注意此处连接方式,42,2.,串行进位法,异步工作方式,注意非门的使用,43,用,R,D,端整体置零,译码的状态仍为,M,G1,、,G2,门均可作为进位输出,用,LD,端整体置数,例如：,29,进制计数器。,仍为,29,进制计数器（置,0,法）,44,用,M=M,1,*M,2,级联的方法,M,1,=10,，,M,2,=6 ,M=60,。注意两种进位方式。,1,45,（四）移位寄存器型计数器,1.,环形计数器,以移位寄存器为基础，通过修改反馈逻辑，构成计数器。,0001,1000,0100,0010,0011,1001,1100,0110,0111,1011,1101,1110,0101,1010,0000,1111,主循环,主循环,1.,模,等于触发器,个数,，即,N=n,。,2.,不需译码。,3.,不能自起动。,特点：,46,解决自启动的方法：,或非门的输入不包括最右面触发器,Q,端。,47,2.,扭环形计数器,特点：,1,.,模,等于触发器个数的,2,倍,-,-N=2 n,；,2.,不能自启动；,3.,需要译码，但电路简单，且无竞争冒险。,有效循环,无效循环,48,解决自启动的方法：,在,D,0,驱动方程中,或,一个,与项，,使有效循环保持、无效循环被切断：,D,0,=Q,3,+P .,Q,0,n+1,=Q,3,+Q,1,Q,2,有效循环,无效循环,P=Q,0,Q,1,Q,2,Q,3,1,1,10,1,0,1,11,0,01,0,0,1,00,10,11,01,00,Q,0,Q,1,Q,2,Q,3,P=Q,1,Q,2,K,图中空格代表约束项。,Q,0,n+1,K,图,可用约束项化简,P,式Q,3,Q,1,Q,2,49,10,11,01,1,00,10,11,01,00,Q,0,Q,1,Q,2,Q,3,译码方法,Y,0,=Q,0,Q,3,以,0000,状态为例：,同理：,Y,1,=Q,0,Q,1,Y,2,=Q,1,Q,2,Y,3,=Q,2,Q,3,Y,4,=Q,0,Q,3,Y,5,=Q,0,Q,1,Y,6,=Q,1,Q,2,Y,7,=Q,2,Q,3,0000,状态（译码为,Y,0,）的,K,图,50,第四节 同步时序逻辑电路的设计方法,一、设计的步骤：,任务：,功能,逻辑图,逻辑图,驱动方程,输出方程,状态方程,状态转换表,状态转换图,第一步,第二步,第三步,第四步,我们以图示电路为例，由后向前推出设计必要的步骤：,Q,n+1,=J,Q,n,+K,Q,n,51,二、设计举例,1.,计数器设计,例,1:,设计同步,13,进制加法计数器。,第一步：状态图,计数器的状态图可直接画出。但要事先约定好编码。,13,进制计数器有,13,个状态循环，可采用,4,位编码,:,0111,0,0001,0,0010,0,0011,0,0100,0,0101,0,0110,0,0,1000,0,1001,0,1010,0,1011,0,0000,1100,1,第二步：状态方程，输出方程,要借助次态卡诺图来求状态方程；而输出方程则很容易求出。,10,11,01,00,10,11,01,00,Q,3,Q,2,Q,1,Q,0,0111,0001,0010,0100,0011,0101,0110,1000,0000,1001,1010,1100,1011,0111,Q,3,Q,2,Q,1,Q,0,C,52,将次态卡诺图分为,4,个卡诺图：,Q,3,Q,2,Q,3,n+1,=Q,2,Q,1,Q,0,+Q,2,Q,3,Q,2,n+1,=Q,1,Q,0,Q,2,+(Q,1,+Q,0,)Q,3,Q,2,选择,JK,触发器,。,10,11,01,00,10,11,01,00,Q,3,Q,2,Q,1,Q,0,0001,0010,0100,0011,0101,0110,1000,0000,1001,1010,1100,1011,0111,10,11,01,00,10,11,01,00,Q,3,Q,2,Q,1,Q,0,1,1,1,1,1,Q,3,Q,2,10,11,01,00,10,11,01,00,Q,1,Q,0,1,1,1,1,1,Q,2,Q,1,Q,0,(Q,3,+Q,3,),Q,3,n+1,=Q,2,Q,1,Q,0,Q,3,+Q,2,Q,3,返回,53,Q,1,输出方程：,C=Q,3,Q,2,Q,3,Q,2,10,11,01,00,10,11,01,00,Q,1,Q,0,1,1,1,1,1,1,Q,3,Q,2,10,11,01,00,10,11,01,00,Q,1,Q,0,1,1,1,1,1,1,Q,1,n+1,=Q,0,Q,1,+Q,0,Q,1,Q,0,n+1,=(Q,3,+Q,2,)Q,0,Q,0,为便于观察我们把,Q3,和,Q2,的方程也列在下面：,Q,3,n+1,=Q,2,Q,1,Q,0,Q,3,+Q,2,Q,3,Q,2,n+1,=Q,1,Q,0,Q,2,+(Q,1,+Q,0,)Q,3,Q,2,54,第三步：驱动方程,Q,1,n+1,=Q,0,Q,1,+Q,0,Q,1,Q,0,n+1,=(Q,3,+Q,2,)Q,0,J,3,=Q,2,Q,1,Q,0,K,3,=Q,2,Q,2,n+1,=Q,1,Q,0,Q,2,+(Q,1,+Q,0,)Q,3,Q,2,Q,3,n1,=Q,2,Q,1,Q,0,Q,3,+Q,2,Q,3,J,1,=Q,0,K,1,=Q,0,J,2,=Q,1,Q,0,K,2,=Q,3,Q,1,Q,0,第四步：画逻辑图,J,0,=Q,3,Q,2,K,0,=1,C=Q,3,Q,2,由于存在未使用状态，还有第五步。,返回,55,Q,3,Q,2,10,11,01,00,10,11,01,00,Q,3,Q,2,Q,1,Q,0,1,1,1,1,1,Q,3,Q,2,10,11,01,00,10,11,01,00,Q,1,Q,0,1,1,1,1,1,Q,3,Q,2,10,11,01,00,10,11,01,00,Q,1,Q,0,1,1,1,1,1,1,Q3,Q,2,10,11,01,00,10,11,01,00,Q,1,Q,0,1,1,1,1,1,1,Q,1,Q,0,第五步：检查自启动,1101,1110,1111,0010,0000,1,1,1,56,说明：如电路能自启动，可在第一步中将状态图画成右图形式。,解：,“,111”,序列检测器,X,Y,CP,例,2,：设计一个串行数据检测器。要求：连续输入三个或三个以上,1,时输出为,1,其他情况下输出为,0,。,2.,序列检测器设计,步骤与计数器设计相同，只是第一步,-,求状态图要复杂些，可将其分为,3,小步：,1.,求原始状态图；,2.,状态化简；,3.,状态编码。,第一步：求状态转换图。能自启动。,57,1.,求原始状态图,因为不知所需状态数（这点与计数器不同），因此先用字母表示状态，进行逻辑抽象。,S,0,:,没有收到,1,；,S,1,:,收到,1,个,1,；,S,2,:,收到,2,个,1,；,S,3,:,收到,3,个,以上,1,。,S,0,S,1,S,2,S,3,0/0,0/0,1/0,0/0,1/0,1/1,0/0,2.,进行状态化简,操作：寻找等价状态，只保留一个等价状态在状态图中。,等价状态：在同样的输入下有同样的输出，而且次态也相同。,在本例中，,S,2,与,S,3,等价。因此只保留,S,2,。且将,S,2,定义为收到,2,个,以上,1,。,3.,状态编码,编码位数与状态数有关；编码不同所得的电路不同。,1/1,1/0,1/1,00,01,10,0/0,0/0,1/0,0/0,1/0,1/1,S,0,S,1,S,2,0/0,0/0,1/0,0/0,58,Q,1,n+1,Q,0,n+1,第二步：状态方程、输出方程,Y=X Q,1,用,JK,触发器构成,用,D,触发器构成,第三步：驱动方程,59,第四步：逻辑图,第五步：检查自启动,D,0,=X Q,1,Q,0,11,00,10,X=0,X=1,结论：,能自启动。,D,1,=X Q,1,Q,0,60,例3:,求自动售货机状态图。,要求：货物单价,1.5,元，有,1,元和,0.5,元两种硬币，每次投入一枚硬币，机器能找零。,解：,用,A,表示,1,元硬币，,A=1,表示投入；,用,B,表示,0.5,元硬币，,B=1,表示投入；,用,Y=1,表示给出货物；,用,Z=1,表示找给,0.5,元硬币；,用,S,0,状态表示没有收到钱；,用,S,1,状态表示收到,0.5,元钱；,用,S,2,状态表示收到,1,元钱；,依题意可得如下状态图：,S,0,S,1,S,2,00/00,01/00,01/10,10/11,10/10,00/00,01/00,10/00,00/00,AB/YZ,或,投币口,找零口,出货口,61,习题解答,（二）（,1,）基本,RS,触发器，（,2,）同步,RS,触发器不可以。,（三）,Q,2,Q,1,（六）,000,001,011,111,110,100,101,010,1,1,1,1,1,1,0,1,Q,3,Q,2,Q,1,00,01,10,11,0,0,1,1,62,74161,ET,EP,D,3,D,0,D,1,D,2,LD,R,D,Q,0,Q,1,Q,2,Q,3,CP,C,1,CP,1,&,（八）,12,进制计数器。,（九）,31,进制计数器。,74160,ET,EP,D,3,D,0,D,1,D,2,LD,R,D,Q,0,Q,1,Q,2,Q,3,CP,C,ET,EP,D,3,D,0,D,1,D,2,LD,R,D,Q,0,Q,1,Q,2,Q,3,CP,C,1,CP,&,74160,63,