2025年半导体先进封装研究报告.pdf

1本材料可能含有特权或未公开信息（含保密信息），任何未经第一创业授权之阅读、使用、披露或转发均被禁止半导体先进封装研究报告FCSC证券研究报告行业专题报告2025年12月30日 分析师郭强 执业编号：S10805241200012目录Contents半导体先进封装的基本概念及政策梳理半导体先进封装的技术发展路径重点关注的设备和材料细分领域先进封装的未来发展展望先进封装相关公司梳理核心观点&风险提示3核心观点&风险提示4u Bump、RDL、Wafer、TSV技术是先进封装的四大关键技术要素。芯片行业进入后摩尔时代，先进封装成为后摩尔时代提升性能的主要技术。助力芯片行业破除存储墙、面积墙、功耗墙功能墙。u 全球半导体产业链环节中，中国大陆在封装及封装设备领域已具备一定的国际竞争力，但是在EDA、IP核、部分半导体材料、部分半导体设备领域存在明显的卡脖子问题。随着先进封装在半导体产业链中重要性的不断提升，使用封装领域的优势来弥补其他方面的劣势变得尤为重要。在此背景下，Chiplet封装技术的重要性凸显。u 在先进封装设备细分领域，半导体检测、量测设备；固晶机设备；混合键合设备值得重点关注。在先进封装材料细分领域，ABF载板、玻璃基板、电镀液值得重点关注。u 展望未来，板级封装、CPO光电共封装、新型封装架构、极端环境封装、前沿材料封装和生物与神经形态封装具有一定前瞻性。其中，板级封装CPO光电共封装的工业实践价值较高；其他几项仍处于科研到实践的转化阶段。u 风险提示：风险提示：半导体材料技术路线发生变动、地缘政治风险等，仅供投资分析时参考。5半导体先进封装的基本概念及政策梳理半导体封装半导体封装，是一种用于容纳、包覆一个或多个半导体器件或集成电，是一种用于容纳、包覆一个或多个半导体器件或集成电路的载体路的载体/外壳，外壳的材料可以是金属、塑料、玻璃、或者是陶瓷。外壳，外壳的材料可以是金属、塑料、玻璃、或者是陶瓷。封装的的功能可以拆解为机械保护、电气连接、散热、机械连接四大封装的的功能可以拆解为机械保护、电气连接、散热、机械连接四大维度。维度。封装的工艺步骤包含了背面研磨切割、单芯片键合、引线连接、成封装的工艺步骤包含了背面研磨、切割、单芯片键合、引线连接、成型等。型等。半导体先进封装的基本概念图：封装要解决的核心问题图：芯片封装的作用图：封装的工艺步骤资料来源：YOLE，第一创业证券整理先进封装先进封装是指处于当时最前沿的封装形式和技术。是指处于当时最前沿的封装形式和技术。传统封装是为了保护芯片、提供连接；先进封装是为了通过更高效、传统封装是为了保护芯片、提供连接；先进封装是为了通过更高效、更紧凑、更灵活的方式连接芯片和芯片内的各个部分，从而间接地、更紧凑、更灵活的方式连接芯片和芯片内的各个部分，从而间接地、系统性地提升整体芯片系统性地提升整体芯片/系统性能和功能。系统性能和功能。先进封装与传统封装的分类图：传统封装的分类图：先进封装的分类资料来源：YOLE，第一创业证券整理半导体封装流程图：半导体封装流程半导体封装流程主要包含了背部研磨；划片、拾取和放置；键合；塑封等。半导体封装流程主要包含了背部研磨；划片、拾取和放置；键合；塑封等。第一阶段为晶圆处理与切割。包含了来料检查、贴膜、磨片、贴片和划片等步骤。第二阶段为组装与互联。包含了装片、键合等环节。第三阶段为封装与后处理。包含了塑封、去毛刺和电镀、切筋打弯等步骤。第四阶段为测试与出货，包含了品质检测和产品出货等。图：背部研磨图：拾取和放置图：键合图：塑封资料来源：上海新阳招股说明书，第一创业证券整理先进封装市场规模稳步增长、异构集成趋势明显2019年到年到2029年先进封装的年先进封装的CAGR达达8.9%；从；从2019年到年到2029年，先进封装占封年，先进封装占封装行业比例从装行业比例从45.6%攀升至攀升至50.9%。市场规模市场规模层面：层面：先进封装正在崛起，并将超越传统封装占据主要地位。单元数先进封装正在崛起，并将超越传统封装占据主要地位。单元数量层面：传统封装仍然是市场的主流，占据绝对的数量优势。晶圆消耗量层面：量层面：传统封装仍然是市场的主流，占据绝对的数量优势。晶圆消耗量层面：传统封装仍然消耗更多的晶圆，但先进封装的晶圆消耗量占比也在逐步提升。传统封装仍然消耗更多的晶圆，但先进封装的晶圆消耗量占比也在逐步提升。不同封装平台中，不同封装平台中，ED 和和 2.5D/3D 预计将是增长最快的领域预计将是增长最快的领域。先进封装市场份。先进封装市场份额趋势与异构集成趋势一致。额趋势与异构集成趋势一致。图：全球封装市场规模（$B）图：先进封装、传统封装的市场规模、单元及晶圆数量预测图：全球各类先进封装技术市场规模及预期（$B）资料来源：YOLE，第一创业证券整理半导体封装行业产业链图：半导体封装行业产业链半导体封装上中下游分别为封装材料与设备、集成电路封装以及应用与终端市场。半导体封装上中下游分别为封装材料与设备、集成电路封装以及应用与终端市场。其中，上游提供封装所需的各种材料（基板、引线框架、键合线等）和其中，上游提供封装所需的各种材料（基板、引线框架、键合线等）和设备（溅镀机、光刻设备等）；中游进行各种封装工艺（传统封装、先进封装、晶圆级封装等）和测试（电性测试、老化测试）；封装后的芯片应用于移设备（溅镀机、光刻设备等）；中游进行各种封装工艺（传统封装、先进封装、晶圆级封装等）和测试（电性测试、老化测试）；封装后的芯片应用于移动设备、高性能计算、人工智能和汽车电子等领域。动设备、高性能计算、人工智能和汽车电子等领域。资料来源：第一创业证券整理先进封装领域的主要参与者资料来源：YOLE，第一创业证券整理中国半导体行业遭受美国持续打压美国制定一系列打压政策，对中国的半导体行业进行打击。美国制定一系列打压政策，对中国的半导体行业进行打击。当前的打击重点为芯片制程、当前的打击重点为芯片制程、AI芯片、模型、技术及芯片、模型、技术及GPU等等，力图遏制中国，力图遏制中国AI领域快速发展。领域快速发展。在芯在芯片封装领域中国受到的打压相对较少。片封装领域中国受到的打压相对较少。2020202220212023202420252020.5：美国BIS限制华为购买使用美国技术、软件设计制造的半导体2020.8：BIS在实体清单中新增38家华为附属公司，进一步制约华为。2020.12：中芯国际被纳入实体名单。购买10nm以下技术节点产品与技术需通过美国商务部审批2022.8：拜登签署芯片与科学法案；美国拟开展对EDA工具等四项技术的出口管制2022.10：BIS对中国先进计算和半导体制造项目实施了一系列更有针对性的出口管制2023.10：BIS公布了新的先进计算芯片、半导体制造设备出口管制规则；将中国GPU企业列入实体清单2024.3：美国升级对华芯片出口禁令，将对出口到中国的AI半导体产品采取“逐案审查”规则，限制英伟达、AMD等先进芯片和半导体设备销往中国2025.1：BIS宣布通过分级管理方式，对AI芯片及模型出口采取新的限制措施。试图将先进算力保留在美国及其盟友境内，并寻求更多办法限制中国获取先进AI芯片和技术针对特定公司实施打压政策针对特定公司实施打压政策针对半导体制造产业针对半导体制造产业针对针对AI芯片、模型、技术及芯片、模型、技术及GPU实施打压政策实施打压政策资料来源：第一创业证券整理产业发展的政策梳理：先进封装相关政策密集出台，大基金三期再度加码图：大基金一二期股东结构及资金分配图：大基金三期募资结构政府高度重视先进半导体封装，近年来出台了一系列政策措施鼓励和支持该领域发展。体现在集中研发、政府补助、税收优惠、人才培养、政府高度重视先进半导体封装，近年来出台了一系列政策措施鼓励和支持该领域发展。体现在集中研发、政府补助、税收优惠、人才培养、投融资等多方面。投融资等多方面。大基金三期于大基金三期于2024年年5月正式注册，注册资本月正式注册，注册资本3440亿元，超过了一二期（亿元，超过了一二期（987.2亿元、亿元、2041.5亿元）注册资本总和。亿元）注册资本总和。表：我国部分集成电路先进封装领域政策汇总资料来源：第一创业证券整理卡脖子技术：卡脖子技术：全球半导体产业链环节中，全球半导体产业链环节中，中国大陆在封装及封装设备领域已具备较强国际竞争力，但是在中国大陆在封装及封装设备领域已具备较强国际竞争力，但是在EDA、IP核、部分半导体材料、部分半导体设备领域存在明显的卡核、部分半导体材料、部分半导体设备领域存在明显的卡脖子问题（封装产业已成为脖子问题（封装产业已成为AI芯片扩大产能的卡脖子环节）。芯片扩大产能的卡脖子环节）。下图中，绿色代表具有较强国际竞争力，黄色表示具备一定的竞争力，橙色表示竞争力微弱，红色表示几乎无下图中，绿色代表具有较强国际竞争力，黄色表示具备一定的竞争力，橙色表示竞争力微弱，红色表示几乎无竞争力。橙色和红色为卡脖子关键领域。竞争力。橙色和红色为卡脖子关键领域。中国半导体领域的优劣势分析图：我国芯片卡脖子领域资料来源：The Semiconductor Supply Chain:Assessing National Competitivenes，第一创业证券整理17半导体先进封装的技术发展路径半导体封装发展的核心思路先进封装的主要特征包含：高速信号传输、堆叠、高可靠性、低成本、小型化、散热性有保障等。先进封装的主要特征包含：高速信号传输、堆叠、高可靠性、低成本、小型化、散热性有保障等。与之对应，半导体封装的核心思路有：与之对应，半导体封装的核心思路有：提升电气性能、提高集成度与小型化、降低成本、增强可靠性与散热性和适应新型提升电气性能、提高集成度与小型化、降低成本、增强可靠性与散热性和适应新型应用需求。应用需求。半导体封装经历了通孔插装技术、表面贴装技术半导体封装经历了通孔插装技术、表面贴装技术（周边引脚）、表面贴装技术（周边引脚）、表面贴装技术（阵列引脚）、（阵列引脚）、3D 集成等发展阶段。集成等发展阶段。核心思路核心思路主要目标主要目标驱动因素驱动因素关键技术方向关键技术方向提升电气性能更高速度和带宽更快的芯片响应速度，大带宽数据传输需求1.缩短互连长度2.优化信号完整性3.低损耗材料4.先进互连技术提高集成度与小型化更高密度集成，更小封装尺寸更强大的功能，更小巧的设备需求1.精细化工艺2.多芯片集成3.2.5D/3D 封装4.系统级封装(SiP)降低成本经济高效的封装方案市场竞争激烈，大规模应用需求1.简化工艺流程2.采用更经济的材料3.提高封装良率4.自动化和智能化生产增强可靠性与散热性增强封装可靠性，高效散热保证长期稳定运行，高功率密度芯片挑战1.优化封装结构2.选用导热材料3.先进散热技术适应新兴应用需求满足不同应用场景的特殊需求新兴技术快速发展，应用场景多样化1.针对性封装方案2.灵活的封装平台3.根据应用场景深度定制表：半导体封装发展的核心思路图：半导体封装发展进程图：先进封装的主要特征资料来源：Polymer Innovation Blog、第一创业证券整理Bump（凸块（凸块/焊球）焊球）:在芯片焊盘上制作的微小金属凸起结构，通常为焊锡球，作为倒装芯片在芯片焊盘上制作的微小金属凸起结构，通常为焊锡球，作为倒装芯片封装中芯片与基板间电气和机械连接的关键互连结构。封装中芯片与基板间电气和机械连接的关键互连结构。RDL（重布线）：在芯片或封装基板表面沉积的金属层，用于将芯片内部的焊盘（重布线）：在芯片或封装基板表面沉积的金属层，用于将芯片内部的焊盘(Pad)位置重位置重新布线和引出，以适应封装外部互连的需求，实现扇出新布线和引出，以适应封装外部互连的需求，实现扇出(Fan-out)和更灵活的封装引脚布局。和更灵活的封装引脚布局。Bump、RDL、Wafer、TSV技术赋能先进封装图：先进封装要素之一凸点（Bump）图：要素之二重布线(RDL）图：先进封装四要素资料来源：第一创业证券整理Wafer（晶圆级封装）：在整个晶圆完成芯片制造工艺后，在晶圆层面而非单颗芯片层面（晶圆级封装）：在整个晶圆完成芯片制造工艺后，在晶圆层面而非单颗芯片层面 进行封装和互进行封装和互连工艺。连工艺。TSV（硅通孔一种垂直穿透硅晶圆或芯片的微型金属化孔道，用于在三维（硅通孔）：一种垂直穿透硅晶圆或芯片的微型金属化孔道，用于在三维(3D)集成电路中实现芯集成电路中实现芯片之间的垂直互连，从而显著缩短互连距离，提高集成密度和性能。片之间的垂直互连，从而显著缩短互连距离，提高集成密度和性能。Bump、RDL、Wafer、TSV技术赋能先进封装图：要素之三晶圆（Wafer）图：要素之四硅通孔（TSV）图：引线键合（传统封装）资料来源：第一创业证券整理引线键合工艺是将导电金属线焊接在一起以形成电连接的过程。引线键合工艺是将导电金属线焊接在一起以形成电连接的过程。倒装芯片封装是一种将芯片有源面朝下，通过焊球直接与基板连接的封装技术。倒装芯片封装是一种将芯片有源面朝下，通过焊球直接与基板连接的封装技术。晶圆级封装是在芯片还在晶圆上的时候就对芯片进行封装，保护层可以黏接在晶圆的顶部或底部，然后连接电路，再将晶圆切成单个芯片。晶圆级封装是在芯片还在晶圆上的时候就对芯片进行封装，保护层可以黏接在晶圆的顶部或底部，然后连接电路，再将晶圆切成单个芯片。WLP（晶圆级封装）（晶圆级封装）有有Fan-In（扇入式）和（扇入式）和Fan-Out（扇出式）两种类型。（扇出式）两种类型。FIWLP尺寸与芯片本身尺寸相同，但尺寸与芯片本身尺寸相同，但I/O数量一般较少；数量一般较少；FOWLP在芯片面积之外区域充分利用在芯片面积之外区域充分利用RDL做连做连接，相比于同面积接，相比于同面积FIWLP，拥有更多引脚数。，拥有更多引脚数。封装技术的发展路径：引线键合、倒片封装、晶圆级封装图：引线键合图：倒片封装图：晶圆级封装资料来源：海力士官网、ASE、skhynix、Viasion官网、第一创业证券整理2.5D封装的典型代表分别为台积电的封装的典型代表分别为台积电的CoWos封装以及英特尔的封装以及英特尔的EMIB封装。封装。3D封装通过封装通过TSV技术，实现多个芯片垂直堆叠互连。技术，实现多个芯片垂直堆叠互连。3D封装封装中，芯片相互靠得很近，所以延迟会更低、相关寄生效应会更中，芯片相互靠得很近，所以延迟会更低、相关寄生效应会更少，使器件以更高频率运行，从而转化为性能改进。少，使器件以更高频率运行，从而转化为性能改进。封装技术的发展路径：2.5D、3D封装图：2.5D、3D封装剖视图图：2.5D的EMIB封装图：2.5D、3D封装立体视图图：一种2.5D、3D混合封装图：2.5D、3D封装技术分类资料来源：semiconductor engineering、维基百科、YELO、第一创业证券整理在半导体制程工艺不够先进的情况下，在半导体制程工艺不够先进的情况下，可通过可通过Chiplet技术将制造环节的难度和成本转移到技术将制造环节的难度和成本转移到封装环节（芯片堆叠），发挥中国在封装工艺上的领先优势，助力实现弯道超车。封装环节（芯片堆叠），发挥中国在封装工艺上的领先优势，助力实现弯道超车。英特尔的奔腾英特尔的奔腾D芯片方案是芯片方案是chiplet方案的雏形，实现了方案的雏形，实现了1+11.3的效果。的效果。苹果的苹果的ultrafusion技术几乎实现了技术几乎实现了1+1=2的效果。该技术使两块的效果。该技术使两块M1 MAX之间的信息传输速之间的信息传输速率达到了率达到了2.5T/s。英伟达英伟达H100采用台积电的采用台积电的COWOS封装方案，中间是一块完整的封装方案，中间是一块完整的SOC，两边是，两边是6个个HBM内内存芯片；而存芯片；而AMD的的MI300采用了采用了Chiplet封装方案，将中间的封装方案，将中间的SOC拆散成拆散成13个小芯片，分别个小芯片，分别是是1个个CPU、8个个GPU和和4个个I/O芯片。芯片。MI300容纳了容纳了1460个晶体管（个晶体管（H100容纳容纳800亿个），性亿个），性能达到了能达到了H100的的3倍。倍。局限性：如果光刻技术差距达两代以上，靠封装就追不上了。局限性：如果光刻技术差距达两代以上，靠封装就追不上了。封装技术的发展路径：Chiplet封装图：奔腾D处理器图：苹果M1系列处理器图：苹果M1系列跑分图：英伟达H100图：AMD的MI300图：2024-2027年CAGR预期可达36%资料来源：Camtek 官网资料来源：第一创业证券整理摩尔定律是戈登摩尔定律是戈登摩尔在摩尔在1965年提出的一个预测：晶体管上可容纳的晶体管数量，每隔两年增长一倍，年提出的一个预测：晶体管上可容纳的晶体管数量，每隔两年增长一倍，同时性能也将提升一倍，成本下降一半。同时性能也将提升一倍，成本下降一半。后摩尔时代：后摩尔时代：依靠缩小晶体管尺寸来提升性能和降低成本的模式，已经遇到物理和经济上的瓶颈，变依靠缩小晶体管尺寸来提升性能和降低成本的模式，已经遇到物理和经济上的瓶颈，变得越来越困难和昂贵。得越来越困难和昂贵。物理极限方面，隧道效应：电子会穿透绝缘层，导致漏电增加，功耗上升；热耗散：更小的晶体管密物理极限方面，隧道效应：电子会穿透绝缘层，导致漏电增加，功耗上升；热耗散：更小的晶体管密度意味着更高的热密度，散热问题变得更加严峻；原子尺度限制：晶体管尺寸已接近原子尺度，进一度意味着更高的热密度，散热问题变得更加严峻；原子尺度限制：晶体管尺寸已接近原子尺度，进一步缩小尺寸难度极大。步缩小尺寸难度极大。后摩尔时代的特征和发展趋势主要体现在：后摩尔时代的特征和发展趋势主要体现在：异构集成（通过异构集成（通过Chiplet、2.5D/3D等封装技术实现）、架等封装技术实现）、架构创新、超越硅基材料等方面。构创新、超越硅基材料等方面。先进封装助力行业迈向高集成、低功耗芯片行业进入后摩尔时代图：不同制程晶圆每5万片产能设备投资额走势图（百万美元）图：后摩尔时代的发展路径图：摩尔定律减缓资料来源：ASML、学术论文：DOI：10.1109/ECTC.2010.5490760、第一创业证券整理近近20年，处理器峰值算力每两年提升年，处理器峰值算力每两年提升3倍，而倍，而DRAM带宽每两年提升带宽每两年提升1.6倍，互连带宽每两年倍，互连带宽每两年提升提升1.4倍，倍，使存储器的发展远落后于处理器。使存储器的发展远落后于处理器。AI领域，领域，AI模型规模的指数级增长也远远超过模型规模的指数级增长也远远超过了硬件内存容量的增长速度。了硬件内存容量的增长速度。内存墙：指内存带宽较慢的发展速度制约了内存墙：指内存带宽较慢的发展速度制约了CPU性能发挥的现象。性能发挥的现象。先进封装带来的突破：通过先进封装带来的突破：通过2.5D/3D封装技术制备封装技术制备HBM（平房和楼房的区别），可大幅提升（平房和楼房的区别），可大幅提升内存带宽；将计算单元与内存尽量靠近放置（内存带宽；将计算单元与内存尽量靠近放置（Cowos、EMIB、Chiplet等技术），降低传输距等技术），降低传输距离。离。先进封装助力行业迈向高集成、低功耗破解存储墙图：存储计算剪刀差图：人工智能与存储墙图：HBM技术图解图：传统2D封装示意图资料来源：伯克利AI实验室、第一创业证券整理面积墙：面积墙：芯片尺寸受制于光刻机曝光场尺寸芯片尺寸受制于光刻机曝光场尺寸，当前最先进的极紫外光刻机的典型曝光场尺寸，当前最先进的极紫外光刻机的典型曝光场尺寸通常为通常为858mm2（26*33），单次曝光下，芯片面积不能超过曝光场尺寸。当前，英伟达的），单次曝光下，芯片面积不能超过曝光场尺寸。当前，英伟达的A100 GPU芯片面积已达到芯片面积已达到826mm2。增加曝光场面积会提升光学系统设计的复杂性，带来机械系统和运动控制方面的挑战，提升增加曝光场面积会提升光学系统设计的复杂性，带来机械系统和运动控制方面的挑战，提升光掩模制造的难度，进而大幅提升成本。光掩模制造的难度，进而大幅提升成本。随着面积增加，良率呈现出迅速下降趋势。芯片面积从随着面积增加，良率呈现出迅速下降趋势。芯片面积从213mm2提升到提升到777mm2，良率从，良率从59%下降到下降到26%。通过通过Chiplet、2.5D/3D等封装技术可将多个芯片堆叠或并排封装在一起，实现更高的系统集成等封装技术可将多个芯片堆叠或并排封装在一起，实现更高的系统集成度，突破单芯片面积限制。度，突破单芯片面积限制。先进封装助力行业迈向高集成、低功耗破解面积墙图：光刻机原理图图：面积墙的封装解决方案图：良率限制下5纳米、14纳米工艺可制造的最大关键面积（平方毫米）资料来源：The Big Chip:Challenge,model and architecture、第一创业证券整理功耗墙：随着晶体管密度的提升，功耗密度也急剧上升，散热问题日益严峻，限制了芯片性能的进一步提升。功耗墙：随着晶体管密度的提升，功耗密度也急剧上升，散热问题日益严峻，限制了芯片性能的进一步提升。功能墙：单纯依靠单片集成电路（功能墙：单纯依靠单片集成电路（SoC）难以满足日益增长的复杂应用需求，难以集成传感器、模拟电路、射频电路、功率器件等。）难以满足日益增长的复杂应用需求，难以集成传感器、模拟电路、射频电路、功率器件等。功耗墙的解决：功耗墙的解决：异构集成异构集成可将不同制程工艺、不同功能的芯片集成在一个封装内，针对不同功能模块选择不同工艺，优化整体功耗。可将不同制程工艺、不同功能的芯片集成在一个封装内，针对不同功能模块选择不同工艺，优化整体功耗。更短的互连更短的互连可减少信号传可减少信号传输距离和电阻，降低功耗。先进封装技术可集成更好的输距离和电阻，降低功耗。先进封装技术可集成更好的散热解决方案散热解决方案，例如导热界面材料等，帮助芯片更好地散热。先进封装可以更灵活地进行，例如导热界面材料等，帮助芯片更好地散热。先进封装可以更灵活地进行电源分配和管电源分配和管理理，例如通过，例如通过3D堆叠实现垂直电源供电，提升电源效率。堆叠实现垂直电源供电，提升电源效率。功能墙的解决：功能墙的解决：系统级封装（系统级封装（SIP）技术可将不同类型芯片（数字芯片、模拟芯片、传感器芯片、存储芯片、无源器件等）及其他原件（连接器、天线）集成技术可将不同类型芯片（数字芯片、模拟芯片、传感器芯片、存储芯片、无源器件等）及其他原件（连接器、天线）集成在一个封装内，形成一个完整的系统模块。在一个封装内，形成一个完整的系统模块。先进封装助力行业迈向高集成、低功耗破解功耗墙、功能墙图：AMD、英伟达产品功耗走势图：集成电路“功能墙”挑战资料来源：The Rise of Power:Are CPUs and GPUs Becoming Too Energy Hungry?、第一创业证券整理29重点关注的设备和材料细分领域检测、量测设备是先进封装技术成功实现的关键保障。检测、量测设备是先进封装技术成功实现的关键保障。先进封装工艺更复杂、精度先进封装工艺更复杂、精度要求更高，没有精确可靠的检测量测，就无法保证良率和性能。要求更高，没有精确可靠的检测量测，就无法保证良率和性能。根据根据YOLE的数据，的数据，工艺节点每缩减一代，工艺中产生的致命缺陷数量增加工艺节点每缩减一代，工艺中产生的致命缺陷数量增加50%。随随着工艺制程越来越先进，工艺环节不断增加，检测、量测设备的需求量不断攀升。着工艺制程越来越先进，工艺环节不断增加，检测、量测设备的需求量不断攀升。先进封装领域，先进封装领域，2.5D封装要求设备完成封装要求设备完成RDL表面缺陷检测、表面缺陷检测、TSV轮廓量测等；轮廓量测等；3D封封装要求检测设备完成晶圆翘曲量、检核表面轮廓量测、键合表面洁净度检测等。装要求检测设备完成晶圆翘曲量、检核表面轮廓量测、键合表面洁净度检测等。按营收计算，按营收计算，2023年半导体检测量测设备国产化率仅为年半导体检测量测设备国产化率仅为5.5%，随着海外出口管制政，随着海外出口管制政策的不断收紧，以中科飞测、上海精测、精测电子、睿励科学、东方晶源为代表的策的不断收紧，以中科飞测、上海精测、精测电子、睿励科学、东方晶源为代表的国产厂商市场份额有望持续提升国产厂商市场份额有望持续提升。先进封装设备细分领域半导体检测、量测设备图：半导体检测、量测设备市场占比图：2.5D/3D封装开展多方面检测图：HBM堆叠的凸块容易出现大小不一、缺失等问题图：全球半导体检测量测市场呈现寡头垄断格局资料来源：VLSI、onto2023 analyst、TechSearch、第一创业证券整理 固晶机，作为封装工艺中的关键设备，承担着将芯片精准、高效地贴装到基板或互固晶机，作为封装工艺中的关键设备，承担着将芯片精准、高效地贴装到基板或互连结构上的重任。固晶机设备不仅是先进封装生产线的核心组成部分，更是影响封连结构上的重任。固晶机设备不仅是先进封装生产线的核心组成部分，更是影响封装良率、效率和最终产品性能的关键因素，是半导体先进封装领域中一个极具战略装良率、效率和最终产品性能的关键因素，是半导体先进封装领域中一个极具战略意义和发展潜力的细分方向。意义和发展潜力的细分方向。半导体行业中，半导体行业中，IC固晶机需求占比最大，约为固晶机需求占比最大，约为45%；LED固晶机占比约为固晶机占比约为33%。LED类固晶机国产化比例可达到类固晶机国产化比例可达到90%以上，但以上，但IC固晶机和分立器件固晶机国产化比固晶机和分立器件固晶机国产化比例均为例均为10%以下，有较大的增长空间。以下，有较大的增长空间。先进封装设备细分领域固晶机设备图：半导体封装设备市场份额图：传统封装基本流程及相应先进封装变化图：2.5D/3D封装中需要用到固晶机的环节细分行业细分行业固晶运用工艺段固晶运用工艺段精度要求精度要求固晶机类别固晶机类别IC原材料-晶圆制造-封测较高IC固晶机分立器件原材料-晶圆制造-封测较低分立器件固晶机LED外延片-芯片制造-封测较低LED类固晶机表：固晶机的分类资料来源：TechInsights、Besi 官网、第一创业证券整理混合键合的关键在于通过直接铜对铜的连接方式取代传统的凸点或焊球互连，从而混合键合的关键在于通过直接铜对铜的连接方式取代传统的凸点或焊球互连，从而在极小空间内实现堆叠和封装，达到三维集成。混合键合即将成为下一代键合技术在极小空间内实现堆叠和封装，达到三维集成。混合键合即将成为下一代键合技术主力。主力。混合键合技术具备以下特征：混合键合技术具备以下特征：1）不同芯片层直接互连。允许不同芯片层在不通过硅）不同芯片层直接互连。允许不同芯片层在不通过硅通孔的情况下直接互连，提升信号传输速度并降低功耗。通孔的情况下直接互连，提升信号传输速度并降低功耗。2）缩短导线长度。通过芯）缩短导线长度。通过芯片和晶圆之间的直接键合，最大限度缩短导线长度。片和晶圆之间的直接键合，最大限度缩短导线长度。3）使芯片设计更加紧凑。应用）使芯片设计更加紧凑。应用混合键合技术时，一平方毫米内可连接一万至十万个通孔。混合键合技术时，一平方毫米内可连接一万至十万个通孔。4）减少芯片内的机械应）减少芯片内的机械应力。力。先进封装设备细分领域混合键合设备图：混合键合设备安装数量图：2022年封装领域中键合设备价值量图：混合键合原理图图：键合技术演进图资料来源：Besi 官网、TechInsights、第一创业证券整理IC载板是封装工艺中价值最大的基材，在低端封装中占材料成本的载板是封装工艺中价值最大的基材，在低端封装中占材料成本的40-50%，在高端，在高端封装中占材料成本封装中占材料成本70-80%。ABF载板是硬质封装载板的一种。载板是硬质封装载板的一种。ABF载板是一种用于先进半导体封装的有机载板。作为芯片（载板是一种用于先进半导体封装的有机载板。作为芯片（Die）与印刷电路板）与印刷电路板（PCB）或其他互联层之间的桥梁，实现芯片电器互连和机械支撑。可实现高密度）或其他互联层之间的桥梁，实现芯片电器互连和机械支撑。可实现高密度布线、优异的高频特性、良好的散热性能、良好的平坦性、多层布线能力。布线、优异的高频特性、良好的散热性能、良好的平坦性、多层布线能力。FCBGA封装形式在先进封装中应用广泛，而封装形式在先进封装中应用广泛，而ABF载板已成为载板已成为FCBGA的标配。的标配。ABF载板主要由中国台湾、日本、韩国和欧洲地区主导，在全球贸易冲突严峻的背载板主要由中国台湾、日本、韩国和欧洲地区主导，在全球贸易冲突严峻的背景下，大陆景下，大陆ABF产业有望迎来发展黄金期。产业有望迎来发展黄金期。先进封装材料细分领域ABF载板图：全球IC载板市场规模（亿美元）图：ABF、BT载板占比图：FCBGA在先进封装中用途广泛图：IC载板示意图资料来源：Prismark、Techworld、第一创业证券整理玻璃基板的主要功能：在先进封装结构中作为芯片的承载平台和互联介质，或作为玻璃基板的主要功能：在先进封装结构中作为芯片的承载平台和互联介质，或作为重布线层及中介层的构件材料，实现芯片与外部电路系统的高密度电气连接和信号重布线层及中介层的构件材料，实现芯片与外部电路系统的高密度电气连接和信号传输。传输。优势。高精度：尺寸稳定性保证了高精度封装；高性能：优异的电气性能满足了高优势。高精度：尺寸稳定性保证了高精度封装；高性能：优异的电气性能满足了高速信号传输需求；低成本潜力：原材料和面板加工有望降低成本；轻薄化；高效率：速信号传输需求；低成本潜力：原材料和面板加工有望降低成本；轻薄化；高效率：面板级加工潜力提升了生产效率。面板级加工潜力提升了生产效率。在高端芯片中，有机基板将在未来几年达到能力极限，英特尔、三星、英伟达、台在高端芯片中，有机基板将在未来几年达到能力极限，英特尔、三星、英伟达、台积电等大厂纷纷入局玻璃基板。积电等大厂纷纷入局玻璃基板。先进封装材料细分领域玻璃基板图：玻璃基板封装与COWOS封装结构对比图：2023年全球玻璃基板行业竞争格局图：TGV工艺流程图：Intel的玻璃基板产品资料来源：玻璃通孔技术研究进展、Intel官方网站、第一创业证券整理电镀：利用电化学原理，将金属离子沉积到工件表面，形成一层金属镀层的工艺。电镀：利用电化学原理，将金属离子沉积到工件表面，形成一层金属镀层的工艺。半导体封装中，电镀主要用于：形成导电层、形成阻挡层、形成焊接层、形成保半导体封装中，电镀主要用于：形成导电层、形成阻挡层、形成焊接层、形成保护层。应用场景：凸点下金属层、重布线层、硅通孔、引线框架表面处理、键合护层。应用场景：凸点下金属层、重布线层、硅通孔、引线框架表面处理、键合表面。表面。先进封装的凸块电镀、再分布线、硅通孔均需用到电镀液。先进封装的凸块电镀、再分布线、硅通孔均需用到电镀液。2023年，全球电镀液年，全球电镀液市场规模达市场规模达10.5亿美元，其中，封装用电镀液亿美元，其中，封装用电镀液3.75亿美元，铜大马士革亿美元，铜大马士革6.75亿美元。亿美元。2022年，国内公司上海新阳和艾森股份市占率分别为年，国内公司上海新阳和艾森股份市占率分别为3%和和1%，国产化率不足，国产化率不足5%。国内厂商突破的产品主要集中在硫酸铜基液上。国内厂商突破的产品主要集中在硫酸铜基液上。先进封装材料细分领域电镀液图：全球高纯电镀液销售额（亿美元，%）图：2029年中国高纯度电镀液预计销量达3.52亿美元图：2022 年全球电镀液及添加剂竞争格局图：TSV电镀填充的工艺方法图：晶圆凸块镀铜工艺资料来源：QYResearch、上海新阳招股说明书、矢量科学、第一创业证券整理36先进封装的未来发展展望面板级封装是指包含大板芯片重构、环氧树脂塑封、高密重布线层（面板级封装是指包含大板芯片重构、环氧树脂塑封、高密重布线层（RDL）制作等精密工序的先进）制作等精密工序的先进封装技术。是在晶圆级封装技术的基础上，考虑到晶圆尺寸限制以及封装利用率低的问题，发展应封装技术。是在晶圆级封装技术的基础上，考虑到晶圆尺寸限制以及封装利用率低的问题，发展应用大尺寸面板作为芯片塑封前载体，通过增大产能来降低单颗产品成本的技术。用大尺寸面板作为芯片塑封前载体，通过增大产能来降低单颗产品成本的技术。该技术可整合更多、更大规模的异构集成、该技术可整合更多、更大规模的异构集成、Chiplet和和3D封装等封装，主要优势体现在更低的封装封装等封装，主要优势体现在更低的封装成本和更高的产量、良率。成本和更高的产量、良率。根据根据Yole数据，从数据，从200mm过渡到过渡到300mm大约能节省大约能节省25%的成本，从的成本，从300mm过渡到板级，则能节约过渡到板级，则能节约66%的成本。的成本。面板级封装：提升性能、降低成本图：面板级封装与晶圆级封装面积对比图：晶圆级、面板级封装节省成本对比图：Manz面板级RDL解决方案资料来源：Manz、Nepes、Yole、第一创业证券整理CPO光电共封装：使用先进封装方式将光学元件和芯片封装在同一个集成电路内。传统式光收光电共封装：使用先进封装方式将光学元件和芯片封装在同一个集成电路内。传统式光收发模组的光学模组固定在发模组的光学模组固定在PCB板上，板上，CPO光电共封装将光通讯模组从光电共封装将光通讯模组从PCB板转移到了载板上。板转移到了载板上。CPO光电共封装的优势：更快、更省、更小、更强。更快：更高带宽、高低延迟；更省：更低光电共封装的优势：更快、更省、更小、更强。更快：更高带宽、高低延迟；更省：更低功耗、系统级节能；更小：更高集成度、系统尺寸缩小；更强：更好的信号完整性、未来扩展功耗、系统级节能；更小：更高集成度、系统尺寸缩小；更强：更好的信号完整性、未来扩展性更强。性更强。CPO光电共封装是未来硅光子的前哨站。光电共封装是未来硅光子的前哨站。在未来，硅光子技术演进将集中在更高集成度，先进的硅光子制造工艺和封装技术将会成为硅在未来，硅光子技术演进将集中在更高集成度，先进的硅光子制造工艺和封装技术将会成为硅光子技术演进的核心技术支撑。光子技术演进的核心技术支撑。CPO光电共封装：更快、更省、更小、更强图：传统光收发模组与CPO光电共封装之比较图：思科光电交换机图：硅光子示意图图：传统光通讯模组资料来源：台湾省工业技术研究院、Cisco、效能/量产性突飞猛进矽光子元件照亮通讯未来、学术论文DOI:10.1088/1748-0221/19/03/C03040、第一创业证券整理4D封装：多基板多维组装的集成架构。在封装：多基板多维组装的集成架构。在4D封装中，多个基板可以以非平行方式安装，每个基板上承载芯片和封装中，多个基板可以以非平行方式安装，每个基板上承载芯片和器件，并通过灵活的互连方式连接。器件，并通过灵活的互连方式连接。4D集成关注多个子系统板的空间方位及连接，将集成关注多个子系统板的空间方位及连接，将2D、2.5D、3D等多种集成等多种集成模式有机组合。突破了传统封装必须在单一平面或者堆叠方向上集成的制约。模式有机组合。突破了传统封装必须在单一平面或者堆叠方向上集成的制约。自适应封装，包含制造层面、封装架构层面和模块化可重构封装层面。自适应封装，包含制造层面、封装架构层面和模块化可重构封装层面。制造层面，如制造层面，如Deca公司的公司的Adaptive Patterning技术对扇出型封装中因芯片位置偏移引起的连线图形误差，采用自适应光刻修正，实现高产率。封装技术对扇出型封装中因芯片位置偏移引起的连线图形误差，采用自适应光刻修正，实现高产率。封装架构层面，如可编程中介层方面，研究人员提出在中介层架构层面，如可编程中介层方面，研究人员提出在中介层TSV通孔内沉积一层可变电阻材料配合多金属电极，配通孔内沉积一层可变电阻材料配合多金属电极，配合多金属电极，实现电可调的信号通路，这样，不仅封装内连接可以按需重新路由，甚至芯片间互连拓扑都可合多金属电极，实现