第五章半导体存储器及接口技术liu.ppt

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,第五章半导体存储器及接口技术liu,1 存储芯片类型的选择,2 存储芯片数量的确定,1 存储芯片类型的选择,根据所下达的任务要求及市场常见的存储芯片情况，要构成一,个满足特定存储要求的存储系统，应根据实际需要、用途、,CPU读写速度、性价比等选择合适的存储器芯片。一般要考虑,存储芯片的型号、容量、功耗、供电电压、读写速度、价格等,因素；,一般情况下，一个系统ROM、RAM均有；,对于固定的程序、数据表格应选ROM芯片；,需要暂存数据，且具有读写功能应选RAM芯片：,要求容量较小，速度较高的场合，应选SRAM；,要求容量较大，应选DRAM，以减少系统体积，降低成本。,2 存储芯片数量的确定,（1）位扩充-,8088:凑成标准的 8位数据位,8086:凑成标准的16位数据位,非标准存储芯片：2114(1K4)8K8,标准存储芯片：2716(2K8)8K8,实现方法：,用位数不同的存储器芯片构成8位/16位的存储系统，,采用位并联方法,即用若干个位数较少的芯片并连在一起构,成存储系统。,（1）位扩充,（2）字扩充,与存储芯片以及8088/8086的,数据线DB的位数有关,位扩充：2片,位扩充：1片,8088：8位,8086：16位,CPU,标准：8位,非标准：不定,存储芯片,存储系统的位扩充实例,1K,11K8,位扩充：,各个芯片的数据位与CPU的数据总线依次连接。,CPU,DI,DI,DI,DI,DI,DI,DI,DI,D0,DI,D2,D3,D4,D5,D6,D7,8片,存储系统的位扩充与CPU连接示意图,（2）字扩充-扩充存储系统的容量。,实现方法：由容量较小的存储芯片构成容量较大的存储系统，采用地址串联法。,与存储芯片以及8088/8086的,地址线AB的位数有关,CPU：20位,存储芯片：不定。,与芯片AB的位数有关。,A0A10,存储器的地址分配,6116（2K,8）构成（8K8）的存储系统,6116:AB-11位,CPU:AB-20位,1步：,各个6116的A0A10依次并联再与CPU的A0A10依次连接。,各芯片地址空间重叠。,（000H-7FFH）,2步：CPU剩余地址线的处理,经地址译码电路进行地址重新分配。,各芯片地址空间不重叠。,（1片：0000H-07FFH）,（2片：0800H-0FFFH）,（3片：1000H-17FFH）,（4片：1800H-1FFFH）,4片,存储芯片数量的确定小结,在构成一个实际的存储器时，往往需要同时进行位扩展和字扩展才能满足存储容量的需求。,要构成一个容量为M,N位的存储器，若使用p,k位的芯片（pM,kN），则构成这个存储器需要的芯片数量计算公式为：,需要的存储器芯片数量=,字扩充,位扩充,1 地址译码实现电路,2 地址译码实现方案,1 地址译码实现电路,（1）采用逻辑电路实现译码,利用电子技术的知识：组合逻辑电路实现译码。,（2）采用译码器实现译码,74LS138、74LS139、74LS156等。,例：用6116（2K,8）构成（8K8）的存储系统，且存储 系统地址范围为00800H027FFH.,需要的存储器芯片数量=,=8*8/2*8=4片,1K=2,10,:A0A9 ,000H3FFH,2K=2,11,:A0A10,000H7FFH,A10-A0,A13-A11,A19-A14,片选地址,与译码有关,片内地址,与6116的AB有关,地址分配：确定每个存储芯片所占的地址范围。,A10-A0,A13-A11,A19-A14,片选地址,与译码有关,片内地址,与DB相连,A11,A12,A13,A19A18A17A16A15 A14 A13 A12-A0,1步：各个6116的A0A10依次并联再与CPU的A0A10依次连接。,3、地址译码：全地址译码,（3）线性地址译码方式,（2片：0800H-0FFFH）,数据线DB的位数有关,利用电子技术的知识：组合逻辑电路实现译码。,6116（2K8）构成（8K8）的存储系统,6116（2K8）构成（8K8）的存储系统,1 与读写控制信号一起，作为组合逻辑电路的输入，经组合逻辑电路输出得到相应的控制信号。,需要的存储器芯片数量=,地址空间可能不连续。,各芯片地址空间不重叠。,1K=210:A0A9 ,000H3FFH,经译码电路输出接存储芯片的/CS.,三种译码方式各有优缺点，应用中视实际情况选择具体的译码方式。,电路较复杂；,0 0 0 0,6116（2K,8）构成（8K8）存储系统之译码电路硬件设计,/CS1,/CS2,/CS3,/CS4,2 地址译码实现方案,（1）全地址译码方式,（2）部分地址译码方式3）线性地址译码方式,三种译码方式各有优缺点，应用中视实际情况选择具体的译码方式。,经译码电路输出接存储芯片的/CS.,实现方法：由容量较小的存储芯片构成容量较大的存储系统，采用地址串联法。,0 0 0 0,0 -0,CPU:AB-20位,电路较复杂；,1步：各个6116的A0A10依次并联再与CPU的A0A10依次连接。,8088与6264的部分地址译码方式硬件连接,CPU所有的低位地址线用来作为存储芯片的地址输入线。,A19A18A17A16A15 A14 A13 A12-A0,（1）全地址译码方式,定义：,构成存储器时要使用全部地址线。,CPU所有的高位地址线用来作为译码器的输入，,CPU所有的低位地址线用来作为存储芯片的地址输入线。,Eg:CPU的A0A10与各个6116的A0A10依次连接。,CPU的A11A19作74LS138的输入。,特点：,电路较复杂；,存储器芯片上每一个单元在整个内存空间中具有唯一的一个地址。,地址空间连续不重叠。,6116（2K,8）构成（8K8）存储系统,/CS1,/CS2,/CS3,/CS4,A0-A10,8088与6264的全地址译码方式硬件连接,0 -0,1 -1,A19A18A17A16A15 A14 A13 A12.-A0,6264：8K=2,13,A0-A12,0 1 1 1 1 0 1,0 1 1 1 1 0 1,:7A000H,:7BFFFH,地址空间范围：7A000H7BFFFH,（2）部分地址译码方式,定义：,将,CPU,地址总线的一部分而不是全部与存储器连接。,通常用剩余高位地址信号的一部分作为存储芯片片选译码信号。,特点：,存储单元的地址不唯一；,8088与6264的部分地址译码方式硬件连接,A19A18A17A16A15 A14 A13 A12-A0,0 -0,1 -1,1 1 1 1 1 1 1,1 1 1 1 1 1 1,:FE000H,:FFFFFH,0 -0,1 -1,1 1 1 1 1 0 0,1 1 1 1 1 0 0,:F8000H,:F9FFFH,（3）线性地址译码方式,定义：,直接用高位地址线作为存储芯片的片选信号。,特点：,硬件简单；,存储单元的地址不唯一；,地址空间可能不连续。,8088与6264的线性地址译码方式硬件连接,A19A18A17A16A15 A14 A13 A12-A0,0 -0,1 -1,0 1 1 1 1 1 1,0 1 1 1 1 1 1,:7E000H,:7FFFFH,1 地址线的连接,（1）片内地址-选择该存储芯片中相应的存储单元。,硬件连接：,直接连接到该存储芯片的地址线上。,（2）片选地址-选择该存储单元所在的存储芯片。,硬件连接：,经地址译码电路后接到该存储芯片的片选信号线上。,2 数据线的连接,（1）存储芯片的数据线是双向三态时，直接与CPU数据线相连。,（2）存储芯片数据输入线与数据输出线分开时，须经三态门与,CPU的数据线相连。,读：IO/M=0,RD=0，三态门打开,Di,Dout,写：Di Din,3 控制线的连接,8088主要有/RD，/WR，IO/（/M）等。,程序存储器只有/OE与/CS.,硬件连接：,/MEMR(/RD)与/OE相连；,经译码电路输出接存储芯片的/CS.,数据存储器有/WE，/RD（/OE），/CS.,硬件连接：,/MEMW,(,/WR)与/WE相连；,/MEMR(/RD)与/RD（/OE）相连；,经译码电路输出接存储芯片的/CS.,IO/（/M）的硬件连接,1 与读写控制信号一起，作为组合逻辑电路的输入，经组合逻辑电路输出得到相应的控制信号。,/MEMW 与 /WE 相连；,/MEMR 与 /RD（/OE）相连；,CPU发出的存储器读、写控制信号,CPU,存储器芯片,IO/（/M）的硬件连接,2 作为译码电路的输入参与译码，使之只有对存储器操作才能产生译码输出，才能产生存储芯片的片选信号。,A19A18A16A17A15 A14 A13 A12-A0,0 -0,1 -1,0 0 0 0,0 0 0 0,:04000H,:05FFFH,0 1 0,0 1 0,存储器与CPU的连接小结,1 芯片确定,2 地址译码,3 存储器与CPU的信号连接,4 存储系统的地址分配,1 芯片确定,2 存储系统的地址分配,3 地址译码,4 存储器与CPU的信号连接,已知存储器首地址：,未知存储器首地址：,6264,2764,1、分析要求，选择芯片。,结论：,2、地址分配（首地址：08000H）,A19A18A16A17A15 A14 A13 A12-A0,0 -0,1 -1,0 0 0 0,0 0 0 0,:08000H,1 0 0,1 0 0,:09FFFH,ROM,0 -0,1 -1,0 0 0 0,0 0 0 0,:0A000H,1 0 1,1 0 1,:0BFFFH,RAM,3、地址译码：全地址译码,4、存储器与CPU的连接,6264,2764,