译码器及应用.ppt

实验四 数据选择器及应用,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,胡俊杰,2005.4,数字电路实验,实验五集成计数应用,实验五集成计数应用,实验目的,掌握计数器的基本原理。,学习集成计数器的应用。,实验五集成计数应用,实验内容,测试,CD4516,逻辑功能。,设计制作1位十进制定时器。,测试74,LS390,逻辑功能。,选做,测试,74,LS161,的逻辑功能。,选做,用,74,LS161,设计一个六进制计数器。,设计制作,60,进制计数器,由两位十进制构成,。,6、7,选1,设计制作,24,进制或,12,进制计数器，由两位十进制构成,。,由于部分1,Hz,脉冲不稳定，时钟源可以采用手动单脉冲。或者时钟脉冲经过74,HC04,的非门驱动后再输出集成块。,实验五集成计数应用,实验原理,清零,预置,使能,时钟,预置数据,输出,EP ET,CP,D C B A,Q,D,Q,C,Q,B,Q,A,0,1,1,1,1,0,1,1,1,0 ,0,1 1,D C B A,0 0 0 0,D C B A,保,持,保,持,计,数,异步清零,同步并行置数,保持功能,计数功能,(,计到,1111,时,RCo,=1),74161,集成计数器,74161,的使用,实验五集成计数应用,实验原理,集成计数器,74161,的内部原理图,实验原理,实验五集成计数应用,74161,计数器是四位二进制计数器，通过反馈电路，可以构成十六进制以内的计数器。,LD RD,0000,0 1 1,0001,1 1 1,0010,2 1 1,0011,3 1 1,0100,4 1 1,0101,5 1 1,0110,6 1 1,0111,7 1 1,1000,8 1 1,1001,9 0 1,10 1 0,0000 0 1 1,反馈清零,反馈置数,CP1,LD,RD,7 8 9 0,7 8 9 10 0,实验原理,实验五集成计数应用,实验中单脉冲和连续脉冲可以直接使用实验箱上的脉冲源。,注意：,实验中脉冲上升沿和下降沿需使用单脉冲源，也可以使用,RS,触发器的输出，而不能直接使用开关，因为开关动作时会产生毛刺，相当于产生多个脉冲。,实验原理,实验五集成计数应用,二位十进制串行进位计数器的级联电路,0000,0,0001,1,0010,2,0011,3,0100,4,0101,5,0110,6,0111,7,1000,8,1,001,9,0,000,0,实验原理,实验五集成计数应用,二位十进制串行进位计数器的级联电路,0000,0,0001,1,0010,2,0011,3,0100,4,0101,5,0110,6,0111,7,1000,8,1,00,1,9,0,00,0,0,CP1,CP2,7 8 9 0,实验原理,实验五集成计数应用,二位十进制并行进位（也称超前进位）计数器的级联电路,ET,0000,0 0,0001,1 0,0010,2 0,0011,3 0,0100,4 0,0101,5 0,0110,6 0,0111,7 0,1000,8 0,1,001,9 1,0,000,0 0,CP1,ET/EP,个位：,7 8 9 0 1 2 9 0 1,十位：,8 8 8,9 9 9 9 0 0,LD,实验原理,实验五集成计数应用,二位十进制并行进位（也称超前进位）计数器的级联电路,ET,0000,0 0,0001,1 0,0010,2 0,0011,3 0,0100,4 0,0101,5 0,0110,6 0,0111,7 0,1000,8 0,1,001,9 1,0000,0 0,ET/EP,个位：,7 8 9 0 1 2 9 0 1,十位：,8 8 8 9 0 0 0 1 1,LD,CP1,LD,的优先级高于时能端,实验原理,实验五集成计数应用,CP LD RD,QD QC QB QA,H L,H,H L L,L H L L,L L L L,A B C D,L L L L,保持,加法计数器,减法计数器,异步清零,异步并行置数,保持功能,加法计数功能,集成计数器,CD4516,的使用,减法计数功能,减法计数到,0000,时,C/B=0,但,CI=1,时，,C/B=1,。,加法计数到,1111,时,C/B=0,但,CI=1,时，,C/B=1,。,实验原理实验五集成计数应用,集成计数器,CD4516,的构成十进制减法计数器,串行进位时，反馈信号可以作为高一级计数器的时钟。,进位,/,借位,(C/B),在一定条件下也可以作为高一级计数器的时钟。,Qd,Qc,Qb,Qa,LD,R,D,CD4516,U/D,CP CI,A B C D C/B,&,1 0 0 1,0,1Hz,0,CP1,LD,1 0 15 9 8 7 6,C/B,实验原理,实验五集成计数应用,集成计数器,CD4516,的构成减法定时器,1,、预置,2,、启动,3,、计时,4,、提示,5,、锁定,Qd,Qc,Qb,Qa,LD,R,D,U/D,CD4516,CI,CP,A B C D,C/B,1 0 0 1,0,1Hz,CP,S,3 2 1 0 0 0,&,S,0,START(0),C/B,经非门接,CI,实现锁定不可行,Qd,Qc,Qb,Qa,A,0 0 0 0,0 0 0,1,0 0 1 0,0 0 1,1,0 1 0 0,0 1 0,1,0 1 1 0,0 1 1,1,1 0 0 0,1 0 0,1,0 0 0,0,实验原理,实验五集成计数应用,异步清零,下降沿触发,两组,2-5,进制计数器,可以方便实现,10,进制计数器,集成计数器,74390,的使用,Qa,输出接,B,时,实验内容,实验五集成计数应用,测试,74LS161,的逻辑功能（计数、清零、置数、使能及进位CP,选用手动单次脉冲或,1Hz,正方波。输出接电平显示或用数码管显示。,用,74LS161,设计一个六进制计数器，输出接到译码显示电路。时钟选择,1Hz,正方波。观察电路的自动计数过程。,测试,74LS390,逻辑功能（二进制、五进制、十进制）。,CP,选用手动单次脉冲或,1Hz,正方波。输出接电平显示或用数码管显示。,测试,CD4516,逻辑功能（加法计数、减法计数、置数、进位及借位、使能）。,CP,选用手动单次脉冲或,1Hz,正方波。输出接电平显示或用数码管显示。,设计制作,60,进制计数器。,设计制作,24,进制或,12,进制计数器。,设计制作,2,位十进制定时器。剩余时间用用数码管显示，便于使显示时间与实际时间一致，可以用减法计数，计数到,0,时停止。,实验五集成计数应用,实验报告,1,实验目的、内容,2.,画出实验电路图，简述原理,(,重点说明反馈控制,),。,3,根据实验结果，绘制状态图，辅以必要的文字说明。,4,总结计数器设计和使用的体会。,