第06讲门电路及使用注意事项.ppt

Digital Logic Circuit,第6讲 门电路及使用注意事项,第 6 讲,课时授课计划,课 程 内 容,内容：分立元件门电路,TTL,集成逻辑门电路,CMOS,传输门,门电路使用注意事项,目的与要求：,了解分立元件与门、或门、非门及与非门、或非门的工作原理和逻辑功能。,了解,TTL,集成逻辑门电路的结构、工作原理和外部特性。,掌握,OC,门和,TTL,三态门的工作原理及有关的逻辑概念。,了解,CMOS,门的特点。,掌握集成门电路的使用方法。,重点与难点：,重点：,TTL,集成逻辑门电路的外部特性。,OC,门和,TTL,三态门的应用。,难点：,TTL,集成逻辑门电路的结构、工作原理和外部特性,OC,门和,TTL,三态门的工作原理。,课堂讨论：,高阻态的含义；,OC,门和,TTL,三态门的应用。,现代教学方法与手段：,投影,PowerPoint,复习（提问）：,与、或、非及与非、或非逻辑的运算口诀、逻辑 符号。,获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。,逻辑0和1：电子电路中用高、低电平来表示。,逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。它是一种逻辑单元电路。,基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。,门电路,1、,二极管与门,Y=AB,u,A,u,B,u,Y,D,1,D,2,0V,0V,0V 5V,5V 0V,5V,5V,0.7V,0.7V,0.7V,5V,导通,导通,导通,截止,截止,导通,截止,截止,2、,二极管或门,Y=A+B,3.三极管非门电路（,BJT,非门）,CMOS,反相器,4.组合门电路,与非门,或非门,5.,TTL,（,Transistor-Transistor Logic,）集成与非门,了解工作原理，掌握主要外部特性和参数。,门电路类型,国内系列编号,国际系列编号,通用系列,/,标准系列,CT54/74,SN54/74,高速系列,CT54H/74H,SN54H/74H,肖特基系列,CT54S/74S,SN54S/74S,低功耗肖特基系列CT54LS/74LS,SN54LS/74LS,国内外,TTL,电路系列编号对比,工作原理,电路的输入级由多发射极晶体管,T,1,实现逻辑“与”的功能；中间级由,T,2,的集电极和发射极输出两个相位相反的信号分别控制,T,3,和,T,5,；输出级中，,T,3,T,4,组成的复合管构成一个射级跟随器作为,T,5,的有源负载，使得不论输出高电平还是低电平，电路的输出电阻都很小，从而提高了电路的带负载能力。,演示,逻辑功能分析,设：输入信号,A,B,C,的高低电平分别为,V,IH,=3.6vV,IL,=0.3v,，,PN,结开启电压为,0.7v,A,B,C,中只要有一个是低电平，则,T,1,必有一个发射结导通，并将,T,1,的基极电位钳在,1v,，该电压作用于,T,1,的集电结和,T,2,T,5,的发射结上，显然不可能使,T,2,和,T,5,导通。由于,T,2,截止，电源,V,cc,通过,R,2,驱动,T,3,和,T,4,，使之工作在导通状态，电路输出为高电平（接拉电流负载）。等效电路如图：,有,0,出,1,逻辑功能分析,当,A,B,C,同时为高电平时，如果不考虑,T,2,的存在，则应有,V,b1,=4.3v,，因而,T,2,和,T,5,的发射结必然同时导通。此时，,V,c2,=,V,ce2,+V,b5,=0.3+0.7,=1v,，因此，,T,3,微导通，,T,4,截止，,V,o,=,V,c5,=0.3v,，输出为低电平（接灌电流负载）。等效电路如图：,全,1,出,0,TTL,与非门的主要外部特性,电压传输特性,抗干扰能力,输入特性,输入负载特性,输出特性,带负载能力,传输延迟特性,功耗指标,电压传输特性,工作区：,AB,段（截止区）,U,I,1.5V U,O,=,U,OL,线性区：,BC,段 0.6,VU,I,1.3V U,I,U,O,转折区：,CD,段 1.3,VU,I,1.5V U,I,U,O,从电压传输特性可以看出,TTL,与非门的几个特性参数：,输出逻辑高电平,V,oH,和输出逻辑低电平,V,OL,开门电平,V,ON,和关门电平,V,OFF,阈值电压,V,TH,vi,v,o,V,OH,：电压传输特性曲线的截止区的输出电压,V,OL,：电压传输特性曲线的饱和区的输出电压,V,ON,：保证输出为高，输入低电平的上限值（图中查得约：,2V,）,V,OFF,：保证输出为低，输入高电平的下限值（图中查得约：,0.8V,）,V,TH,:,转折区中点对应的输入电压,抗干扰能力,TTL,门电路的输出高低电平不是一个值，而是一个范围。同样，它的输入高低电平也有一个范围，即它的输入信号允许一定的容差，称为,噪声容限,。噪声容限越大，抗干扰能力越强。,低电平噪声容限,V,NL,：,保证输出高电平，允许叠加在关门电平,V,OFF,上的最大正向干扰电压。,高电平噪声容限,V,NH,：,保证输出低电平，允许叠加在 开门电平上的最大负向干扰电压。,V,on,反映门电路高电平抗干扰能力，,V,OFF,反映门电路低电平抗干扰能力。,带负载能力,扇出系数,N,o,：在保证驱动门输出电平满足阈值要求的情况下，它所能驱动同类门的数量上限，它反映了门的带负载能力。一般,N,o,8,。,传输延迟特性,平均传输延迟时间,t,pd,:,输出电压由高电平变为低电平的传输延迟时间称为导通传输延迟时间，记做,t,PHL,；,输出电压由低电平变为高电平的传输延迟时间称为截止传输延迟时间，记做,t,PLH,。,定义与非门的传输延迟时间为,t,PLH,和,t,PHL,的算术平均值，记做,t,pd,t,pd,的典型值一般为1020,ns。,功耗指标,空载功耗,P,:,输出为低电平时的功耗称为空载导通功耗,P,ON,输出为高电平时的功耗称为空载截止功耗,P,OFF,P,ON,总是比,P,OFF,大，定义空载功耗,P=(P,ON,+P,OFF,)/2,，一般,P50mW,。,浪涌电流引起的动态功耗,门电路输出从一个状态向另一个状态切换时，短时间内会出现尖峰电流（或浪涌电流），形成较大的动态功耗，此功耗随电路工作频率增大而增大。,74,LS00,内含4个2输入与非门,74,LS20,内含2个4输入与非门,常用的,TTL,与非门集成芯片,74,LS00,内含4个2输入与非门，74,LS20,内含2个4输入与非门。,A=0,时，,T,2,、T,5,截止，,T,3,、T,4,导通，,Y=1。,A=1,时，,T,2,、T,5,导通，,T,3,、T,4,截止，,Y=0。,TTL,非门,A、B,中只要有一个为1，即高电平，如,A,1，,则,i,B1,就会经过,T,1,集电结流入,T,2,基极，使,T,2,、T,5,饱和导通，输出为低电平，即,Y,0。,A,B,0,时，,i,B1,、,i,B1,均分别流入,T,1,、T,1,发射极，使,T,2,、T,2,、T,5,均截止，,T,3,、T,4,导通，输出为高电平，即,Y,1。,TTL,或非门,A,和,B,都为高电平（,T,2,导通）、或,C,和D,都为高电平（,T,2,导通）时，,T,5,饱和导通、,T,4,截止，输出,Y,=0。,A,和,B,不全为高电平、并且,C,和,D,也不全为高电平（,T,2,和,T,2,同时截止）时，,T,5,截止、,T,4,饱和导通，输出,Y,=1。,TTL,与或非门,线与连接：通过门电路的输出端并联实现的与运算,6.集电极开路与非门（,OC,门）,问题的提出：,一般,TTL,与非门不能作线与连接,OC,OC,OC,普通,TTL,与非门为何不能做线与？,若门,G,1,输出为高电平，则,G,1,的,T,4,为射级跟随电路，输出电阻,r,0,很小；若门,G,2,输出为低电平，则,G,2,的,T,5,为饱和导通，输出电阻,r,0,很小。如果将,G,1,和,G,2,直接做线与，在电源和地之间将形成地阻通路，从而形成很大的电流，此电流会烧毁门电路。,根源在于,TTL,门电路的推拉式输出级，总是一管导通，一管截止。,普通,TTL,与非门为何不能做线与？,A、B,不全为1时，,u,B1,=1V，T,2,、T,5,截止，,Y=1。,接入外接电阻,R,后：,A、B,全为1时，,u,B1,=2.1V，T,2,、T,5,饱和导通，,Y=0。,外接电阻,R,的取值范围为：,集电极开路与非门（,OC,门）,2）,OC,门驱动发光二极管,1）两个,OC,结构的与非门线与连接可实现与或非的逻辑功能。,OC,门的应用,3）OC,门实现电平变换（,Ur,为转换后的电平值）,7.三态门（,TS,门）,当,EN,为高电平时，二极管,D,截止，电路工作在典型的与非门状态。,当,EN,为低电平时，一方面使,T,2,、,T,5,截止，同时通过二极管,D,将,T,3,的基极电位钳位在,1,V,左右，从而又使,T,4,截止。由于,T,4,、,T,5,同时截止，从输出端看，,F,端对地和对电源均相当于开路，呈现高阻状态。高阻态又叫禁止态或开路态。,EN,端控制着电路的输出状态，因此将其称为控制端（或称为使能端）。,结论：电路的输出有高阻态、高电平和低电平3种状态。,TS,门的应用,作多路开关：,E=0,时，门,G,1,使能，,G,2,禁止，,Y=A；E=1,时，门,G,2,使能，,G,1,禁止，,Y=B。,信号双向传输：,E=0,时信号向右传送，,B=A；E=1,时信号向左传送，,A=B。,构成数据总线：让各门的控制端轮流处于低电平，即任何时刻只让一个,TS,门处于工作状态，而其余,TS,门均处于高阻状态，这样总线就会轮流接受各,TS,门的输出。,演示,8.,CMOS,门电路,（1）,CMOS,电路的工作速度比,TTL,电路的低。,（2）,CMOS,带负载的能力比,TTL,电路强。,（3）,CMOS,电路的电源电压允许范围较大，约在318,V，,抗干扰能力比,TTL,电路强。,（4）,CMOS,电路的功耗比,TTL电路小得多。门电路的功耗只有几个,W，,中规模集成电路的功耗也不会超过100,W。,（5）CMOS,集成电路的集成度比,TTL,电路高。,（6）,CMOS,电路适合于特殊环境下工作。,（7）,CMOS,电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是,CMOS,电路多余不用的输入端不能悬空，应根据需要接地或接高电平。,（8）,输出范围大,V,OH,=V,DD,，V,OL,=0V（,顶天立地）。,CMOS,数字电路的特点,TTL,门电路使用注意事项,电源要求,（,1,）电源电压范围为,5,V,10%,，,有的要求,5,V,5%,。,（,2,）电源入口处应接2050,F,的滤波电容以滤除纹波电压。,（,3,）在芯片的电源引脚处接,0.010.1,F,的滤波电容过滤高频干扰。,（,4,）逻辑电路和其他强电回路应分别接地。,输入端的处理,（1）输入端不能直接高于+5.5,V,和低于-0.5,V,的低内阻电源。,（2）,多余输入端允许悬空，悬空后代表逻辑,1,，不允许带长线悬空。,TTL,门电路的输出端不允许直接接+,VCC,。,9.门电路使用注意事项,电源要求,（1）,CMOS,门电路工作电压范围较宽（+3+18,V）,一般取：,V,DD,降低将使门电路的工作频率下降。,（2）接线时电源极性必须正确，不能接反。,CMOS,门电路使用注意事项,输入端的处理,（1）,输入端不允许悬空,，通常在输入端和地之间接保护电阻，以防止拔下电路板后造成输入端悬空。,（2）输入高电平不能大于,V,DD,+0.5V；,输入低电平不得小于,V,SS,-0.5V。,且输入端电流一般应限制在1,mA,以内。,（3）,CMOS,电路对输入脉冲的上升沿和下降沿有要求，通常当,V,DD,=5V,时，上升沿和下降沿应小于10,S；V,DD,=10V,时，上升沿和下降沿应小于5,S；V,DD,=15V,时，上升沿和下降沿应小于1,S,。,输出端的处理,（,1,）,普通,CMOS,门电路输出端不能线与,。,（,2,）总体上讲,CMOS,门电路的驱动能力要比,TTL,门电路小得多。但,CMOS,驱动,CMOS,的能力却很强。,防静电措施,（,1,）不使用时，用导电材料屏蔽保存，或将全部引脚短路。,（,2,）焊接时断开电烙铁电源。,（,3,）开机时先加电源后加信号，关机时先断信号后断电源。,（,4,）不得带电插拔芯片。,不同类型逻辑门的配合问题,小结,分立元件门电路,TTL,集成门电路,与非门工作原理,外特性参数,几种特殊的门电路,OC,门,TS,门,门电路使用注意事项,